0°C，持續(xù)時間依據Σ狀凹槽104的期望尺寸而定，一般為100s-300s。由于已經實施所述灰化處理，可以避免所述殘留的聚合物影響所述濕法蝕刻的蝕刻特性，有效控制Σ狀凹槽104的最寬處的尺寸，同時使形成的Σ狀凹槽104的側壁和底部的表面有利于后續(xù)嵌入式鍺硅的外延生長。
[0030]接著，如圖1D所示，采用選擇性外延生長工藝形成嵌入式鍺硅層105，以完全填充Σ狀凹槽104。作為示例，嵌入式鍺硅層105的鍺含量(鍺原子百分比)為5-30%，需要說明的是，形成的嵌入式鍺硅層105可以摻雜硼。所述選擇性外延生長工藝可以采用低壓化學氣相沉積(LPCVD)、等離子體增強化學氣相沉積(PECVD)、超高真空化學氣相沉積(UHVCVD)、快速熱化學氣相沉積(RTCVD)和分子束外延(MBE)中的一種，在實施所述選擇性外延生長工藝之前，可以在Σ狀凹槽104的底部形成籽晶層。
[0031]接下來，在嵌入式鍺硅層105的頂部形成硅帽層106。作為示例，采用原位外延生長工藝形成硅帽層106，即形成硅帽層106所采用的外延生長工藝與形成嵌入式鍺硅層105所采用的外延生長工藝在同一個反應腔室中進行。作為示例，硅帽層106的構成材料可以是硅(Si)或者硼硅(SiB)，所述硼硅中硼原子的摻雜劑量為5.0Xe14-5.0Xe2°atOm/cm2;也可以是摻雜硼和碳的單晶硅(SiCB)，所述SiCB中的硼原子的摻雜劑量為
5.0Xe14-5.0Xe2°atom/cm2，所述 SiCB 中的碳原子的摻雜劑量為 5.0Xe14-5.0Xe20atom/
2
cm ο
[0032]接著，如圖1E所示，去除位于PMOS區(qū)的第一側壁結構101。作為示例，采用濕法蝕刻實施所述去除，在此過程中，前述形成于NMOS區(qū)的掩膜層也一并去除。
[0033]接下來，在位于PMOS區(qū)的柵極結構兩側形成第二側壁結構107。作為示例，第二側壁結構107的構成材料為具有低介電常數(shù)(具體數(shù)值取決于實際工藝的要求和操作條件，通常k值小于4.0)的材料，例如摻雜碳的氮化硅。由此，可以有效改善后續(xù)實施應力近臨工藝之后通過沉積工藝形成的接觸孔蝕刻停止層的形貌。
[0034]需要說明的是，在形成第二側壁結構107之前，可以增加一次應力近臨過程，即先在位于PMOS區(qū)的柵極結構兩側形成第三側壁結構，再通過濕法蝕刻完全去除第三側壁結構，最后實施應力近臨工藝。
[0035]接著，如圖1F所示，先通過蝕刻去除部分第二側壁結構107，再實施應力近臨工藝以增強作用于PMOS區(qū)的溝道區(qū)的應力。所述應力近臨工藝為本領域技術人員所熟習，在此不再贅述。
[0036]接下來，沉積接觸孔蝕刻停止層108，以覆蓋半導體襯底100、柵極結構、第一側壁結構101和第二側壁結構107。作為示例，采用共形沉積工藝形成接觸孔蝕刻停止層108，其構成材料可以為氮化硅。
[0037]至此，完成了根據本發(fā)明示例性實施例一的方法實施的工藝步驟。根據本發(fā)明，形成U形凹槽103所帶來的邊緣電容的數(shù)值大為減小，同時可以有效改善通過沉積工藝形成的接觸孔蝕刻停止層108的形貌。
[0038]參照圖2，其中示出了根據本發(fā)明示例性實施例一的方法依次實施的步驟的流程圖，用于簡要示出制造工藝的流程。
[0039]在步驟201中，提供具有NMOS區(qū)和PMOS區(qū)的半導體襯底，在半導體襯底上形成有柵極結構以及位于柵極結構兩側的第一側壁結構；
[0040]在步驟202中，在位于PMOS區(qū)的第一側壁結構之間的半導體襯底中形成U形凹槽；
[0041]在步驟203中，蝕刻U形凹槽，以形成Σ狀凹槽；
[0042]在步驟204中，外延生長嵌入式鍺硅層，以完全填充Σ狀凹槽；
[0043]在步驟205中，去除位于PMOS區(qū)的第一側壁結構，并在位于PMOS區(qū)的柵極結構兩側形成第二側壁結構；
[0044]在步驟206中，通過蝕刻去除部分第二側壁結構，并實施應力近臨工藝以增強作用于PMOS區(qū)的溝道區(qū)的應力。
[0045][示例性實施例二]
[0046]接下來，可以通過后續(xù)工藝完成整個半導體器件的制作，包括:形成層間介電層，以覆蓋接觸孔蝕刻停止層108 ;在所述層間介電層中形成分別連通柵極材料層102b、硅帽層106和所述NMOS區(qū)的源/漏區(qū)的接觸孔；在通過所述接觸孔露出的柵極材料層102b、硅帽層106和所述NMOS區(qū)的源/漏區(qū)的頂部形成硅化物層；在所述接觸孔中形成接觸塞；形成多個互連金屬層，通常采用雙大馬士革工藝來完成；形成金屬焊盤，用于后續(xù)實施器件封裝時的引線鍵合。
[0047][示例性實施例三]
[0048]本發(fā)明還提供一種電子裝置，其包括根據本發(fā)明示例性實施例二的方法制造的半導體器件。所述電子裝置可以是手機、平板電腦、筆記本電腦、上網本、游戲機、電視機、V⑶、DVD、導航儀、照相機、攝像機、錄音筆、MP3、MP4、PSP等任何電子產品或設備，也可以是任何包括所述半導體器件的中間產品。所述電子裝置，由于使用了所述半導體器件，因而具有更好的性能。
[0049]本發(fā)明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發(fā)明并不局限于上述實施例，根據本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內。本發(fā)明的保護范圍由附屬的權利要求書及其等效范圍所界定。
【主權項】
1.一種半導體器件的制造方法，包括: 提供具有NMOS區(qū)和PMOS區(qū)的半導體襯底，在所述半導體襯底上形成有柵極結構以及位于所述柵極結構兩側的第一側壁結構； 在位于所述PMOS區(qū)的第一側壁結構之間的半導體襯底中形成U形凹槽； 蝕刻所述U形凹槽，以形成Σ狀凹槽； 外延生長嵌入式鍺硅層，以完全填充所述Σ狀凹槽； 去除位于所述PMOS區(qū)的第一側壁結構，并在位于所述PMOS區(qū)的柵極結構兩側形成第二側壁結構； 通過蝕刻去除部分所述第二側壁結構，并實施應力近臨工藝以增強作用于所述PMOS區(qū)的溝道區(qū)的應力。2.根據權利要求1所述的方法，其特征在于，采用各向異性的干法蝕刻形成所述U形凹槽。3.根據權利要求2所述的方法，其特征在于，形成所述U形凹槽之后，還包括實施灰化處理，以去除殘留于所述U形凹槽的側壁和底部的由所述干法蝕刻所產生的聚合物。4.根據權利要求3所述的方法，其特征在于，所述灰化處理是在高濃度的H2的氛圍下進行的，所述H2的含量為40% -100%，溫度為300°C -400°C。5.根據權利要求1所述的方法，其特征在于，形成所述嵌入式鍺硅層之后，還包括在所述嵌入式鍺硅層的頂部形成硅帽層的步驟。6.根據權利要求1所述的方法，其特征在于，所述第二側壁結構的構成材料為具有低介電常數(shù)的材料，以有效改善后續(xù)實施所述應力近臨工藝之后通過沉積工藝形成的接觸孔蝕刻停止層的形貌。7.根據權利要求1所述的方法，其特征在于，在形成所述第二側壁結構之前，還包括實施另一應力近臨工藝的過程，其包括以下步驟:先在位于所述PMOS區(qū)的柵極結構兩側形成第三側壁結構，再通過濕法蝕刻完全去除所述第三側壁結構，最后實施所述另一應力近臨工藝。8.一種采用權利要求1-7之一所述的方法制造的半導體器件。9.一種電子裝置，所述電子裝置包括權利要求8所述的半導體器件。
【專利摘要】本發(fā)明提供一種半導體器件及其制造方法、電子裝置，所述方法包括：提供具有NMOS區(qū)和PMOS區(qū)的半導體襯底，在其上形成有柵極結構以及位于柵極結構兩側的第一側壁結構；在位于PMOS區(qū)的第一側壁結構之間的半導體襯底中形成U形凹槽；蝕刻U形凹槽，以形成∑狀凹槽；外延生長嵌入式鍺硅層，以完全填充∑狀凹槽；去除位于PMOS區(qū)的第一側壁結構，并在位于PMOS區(qū)的柵極結構兩側形成第二側壁結構；通過蝕刻去除部分第二側壁結構，并實施應力近臨工藝以增強作用于PMOS區(qū)的溝道區(qū)的應力。根據本發(fā)明，形成U形凹槽所帶來的邊緣電容的數(shù)值大為減小，同時可以有效改善后續(xù)通過沉積工藝形成的接觸孔蝕刻停止層的形貌。
【IPC分類】H01L29/06, H01L21/762
【公開號】CN105576010
【申請?zhí)枴緾N201410538684
【發(fā)明人】張海洋, 鄭喆
【申請人】中芯國際集成電路制造(上海)有限公司
【公開日】2016年5月11日
【申請日】2014年10月13日