專利名稱：電平移位器和平板顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電平移位器和一種包括該電平移位器的平板顯示器。具體地，本發(fā)明涉及一種在包含PMOS晶體管的系統(tǒng)中用來減小低電平電壓的電平移位器，或一種在包含NMOS晶體管的系統(tǒng)中用來增加高電平電壓的電平移位器。
背景技術(shù)：
電平移位器代表一種在兩個(gè)數(shù)字系統(tǒng)之間提供的電路，用于在耦合于兩個(gè)具有不同信號(hào)電壓的數(shù)字系統(tǒng)時(shí)，修改信號(hào)電壓的值。電平移位器被用于把處于低電壓范圍的信號(hào)電壓轉(zhuǎn)換成處于高電壓范圍的信號(hào)電壓。


圖12示出根據(jù)現(xiàn)有技術(shù)的電平移位器的電路圖。
如圖12所示，現(xiàn)有電平移位器包括兩個(gè)PMOS晶體管P1和P2。在這個(gè)例子中，晶體管P1耦合在高電平電源VDD與一個(gè)輸出端之間，而晶體管P2是二極管接法，其連接在輸出端與低電平電源LVSS之間。
在這個(gè)現(xiàn)有電平移位器中，當(dāng)?shù)碗娖诫妷篤SS施加于晶體管P1的柵極時(shí)，高電平輸出電壓Vout根據(jù)晶體管P1和P2的導(dǎo)通電阻比來確定。當(dāng)高電平電壓VDD施加于晶體管P1的柵極時(shí)，低電平輸出電壓Vout達(dá)到一個(gè)電壓(LVSS+|Vp|)，其比LVSS高出晶體管P2的閾值電壓Vp。
這個(gè)例子中，當(dāng)減小LVSS，而獲得一個(gè)希望的低電平輸出電壓時(shí)，高電平輸出電壓就減小了。當(dāng)高電平輸出電壓如上所述減小時(shí)，從電平移位器中接收一個(gè)輸出的電路可以檢測(cè)作為低電平電壓的高電平輸出電壓。也就是說，當(dāng)試圖檢測(cè)現(xiàn)有電平移位器的高電平輸出電壓作為另一電路的高電平輸入電壓時(shí)，低電平輸出電壓沒有減小到希望的電平。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供一種電平移位器，用于在輸入電壓上，執(zhí)行電平移位處理，以生成一個(gè)超過所需范圍的輸出電壓。本發(fā)明使用自舉來輸出一個(gè)超過想要范圍的電壓。
在本發(fā)明的一個(gè)方面，電平移位器接收交替地具有一個(gè)第一電平電壓和一個(gè)第二電平電壓的輸入電壓信號(hào)，并根據(jù)第一電平電壓和第二電平電壓，生成一個(gè)第三電平電壓和一個(gè)第四電平電壓。第一晶體管耦合于具有第五電平電壓的第一電源和一個(gè)輸出端之間，并具有一個(gè)接收輸入電壓信號(hào)的柵極。第二晶體管耦合于輸出端和具有一個(gè)第六電平電壓的第二電源之間。電容元件在輸出端和第二晶體管的柵極之間形成。開關(guān)元件響應(yīng)第一電平電壓，把對(duì)應(yīng)于第一電平電壓的電壓，施加于第二晶體管的柵極，并響應(yīng)第二電平電壓，電氣地切斷輸入電壓信號(hào)和第二晶體管的柵極。
開關(guān)元件最好是一個(gè)二極管接法的三極管，其耦合于第一晶體管的柵極和第二晶體管的柵極之間，并根據(jù)第二電平電壓被反向偏壓。
電平移位器做好還包括至少一個(gè)第三晶體管、其串聯(lián)耦合于輸出端和第二晶體管之間，并且第三晶體管具有一個(gè)耦合到第二晶體管柵極的柵極。
電容元件最好包括一個(gè)第二晶體管的寄生元件、一個(gè)分離電容器或它們的組合。
在本發(fā)明的另一方面，電平移位器包括一個(gè)第一PMOS晶體管和一個(gè)第二PMOS晶體管、其串聯(lián)耦合于提供第一高電平電壓的第一電源和提供第一低電平電壓的第二電源之間。電容元件在第一PMOS晶體管與第二PMOS晶體管的觸點(diǎn)，和第二PMOS晶體管的柵極之間形成。當(dāng)?shù)诙碗娖诫妷狠斎氲降谝籔MOS晶體管的一個(gè)柵極時(shí)，形成一個(gè)電通路，以把對(duì)應(yīng)于第二低電平電壓的第三低電平電壓，提供至第二PMOS晶體管的柵極，其中，當(dāng)?shù)诙碗娖诫妷狠斎氲降谝籔MOS晶體管的柵極時(shí)，第二高電平電壓根據(jù)第一PMOS晶體管和第二PMOS晶體管的導(dǎo)通電阻比，輸出到觸點(diǎn)。當(dāng)?shù)谌唠娖诫妷狠斎氲降谝籔MOS晶體管的柵極時(shí)，根據(jù)充入到電容元件的電壓，第二PMOS晶體管自舉，因此，充分地把第一低電平電壓輸出到觸點(diǎn)。
在本發(fā)明的另一方面，電平移位器包括一個(gè)第一NMOS晶體管和一個(gè)第二NMOS晶體管、其串聯(lián)耦合于提供第一低電平電壓的第一電源和提供第一高電平電壓的第二電源之間。電容元件在第一NMOS晶體管與第二NMOS晶體管的觸點(diǎn)，和第二NMOS晶體管的柵極之間形成。當(dāng)?shù)诙唠娖诫妷狠斎氲降谝籒MOS晶體管的一個(gè)柵極時(shí)，形成一個(gè)電通路，以把對(duì)應(yīng)于第二高電平電壓的第三高電平電壓，提供至第二NMOS晶體管的柵極。當(dāng)?shù)诙唠娖诫妷狠斎氲降谝籒MOS晶體管的柵極時(shí)，第二低電平電壓根據(jù)第一NMOS晶體管和第二NMOS晶體管的導(dǎo)通電阻比，輸出到觸點(diǎn)。當(dāng)?shù)谌碗娖诫妷狠斎氲降谝籒MOS晶體管的柵極時(shí)，根據(jù)充入到電容元件的電壓，第二NMOS晶體管自舉，因此，充分地把第一高電平電壓輸出到觸點(diǎn)。
在本發(fā)明的另一方面，提供一種平板顯示器裝置，其可包括各種上述的電平移位器實(shí)施例，作為它的部件。平板顯示器裝置包括具有多個(gè)掃描線和多個(gè)數(shù)據(jù)線的顯示區(qū)。移位寄存器根據(jù)定時(shí)信號(hào)，把掃描信號(hào)提供至掃描線。數(shù)據(jù)驅(qū)動(dòng)器根據(jù)定時(shí)信號(hào)，把數(shù)據(jù)信號(hào)提供至數(shù)據(jù)線。定時(shí)控制器生成定時(shí)信號(hào)，并把該定時(shí)信號(hào)提供至數(shù)據(jù)驅(qū)動(dòng)器，和通過電平移位器提供至移位寄存器。電平移位器耦合于，定時(shí)控制器和移位寄存器、移位寄存器和掃描線、以及定時(shí)控制器和數(shù)據(jù)驅(qū)動(dòng)器中的至少一個(gè)之間。電平移位器接收輸入電壓信號(hào)、其交替地具有一個(gè)第一電平電壓和一個(gè)第二電平電壓，并根據(jù)上述第一電平電壓和第二電平電壓，生成一個(gè)第三電平電壓和一個(gè)第四電平電壓。
圖2示出描述根據(jù)本發(fā)明的第一個(gè)實(shí)施例的電平移位器的工作點(diǎn)圖。
圖3、4和6示出根據(jù)本發(fā)明的第二到第四實(shí)施例的電平移位器的電路圖。
圖5示出描述根據(jù)本發(fā)明的第三個(gè)實(shí)施例的電平移位器的工作點(diǎn)7到圖10分別示出根據(jù)本發(fā)明的其它實(shí)施例的電平移位器的電路圖。
圖11示出使用一個(gè)根據(jù)本發(fā)明實(shí)施例的電平移位器的平板顯示器方框圖。
圖12示出根據(jù)現(xiàn)有技術(shù)的電平移位器的電路圖。
具體實(shí)施例方式
在下列詳細(xì)描述中示出本發(fā)明的不同實(shí)施例。在描述中列出的相似部件于此具有相同的標(biāo)號(hào)。當(dāng)一個(gè)部件連接到另一個(gè)部件時(shí)，該部件不僅直接連接到另一部件，而且被電氣地連接到具有插入其中的其他器件的其他部件。
參考附圖，下面將詳細(xì)描述根據(jù)本發(fā)明不同實(shí)施例的電平移位器和平板顯示器。
參照?qǐng)D1和圖2，將描述根據(jù)本發(fā)明第一個(gè)實(shí)施例的電平移位器。圖1示出根據(jù)本發(fā)明的第一個(gè)實(shí)施例的電平移位器的電路圖。圖2示出描述根據(jù)本發(fā)明的第一個(gè)實(shí)施例的電平移位器的工作點(diǎn)圖。
如圖1所示，電平移位器包括PMOS晶體管M1、M2和M3。晶體管M1的源極連接到提供電壓VDD的電源。晶體管M2的漏極連接到提供電壓LVSS的電源。電壓VDD和LVSS分別代表高電平電壓和低電平電壓。晶體管M1的漏極和晶體管M2的源極相連，而且它們觸點(diǎn)處的電壓變成了電平移位器的輸出電壓Vout。晶體管M3的柵極和漏極互相連接(晶體管M3是二極管接法的)，其起二極管作用。輸入電壓Vin輸入到晶體管M1的柵極和晶體管M3的漏極。晶體管M2的柵極和源極分別連接到晶體管M3的源極和晶體管M1的漏極。電容C1在它們之間連接。電容C1包括晶體管M2的寄生電容、分離電容和它們的組合。
參照?qǐng)D2，將顯示圖1中電平移位器的工作情況。假定輸入電壓Vin交替地有低電平電壓VSS和高電平電壓VDD，電壓VSS比電壓LVSS高，且VSS的總和(VSS+|Vp|)和晶體管M3的閾值電壓Vp的大小|Vp|實(shí)際上是導(dǎo)通晶體管M2的電壓。
首先，當(dāng)輸入電壓Vin是低電平電壓VSS時(shí)，晶體管M1導(dǎo)通，且晶體管M2由于施加到其柵極節(jié)點(diǎn)的電壓(VSS+|Vp|)也是導(dǎo)通的。在這種情況下，根據(jù)晶體管M1和M2的導(dǎo)通電阻比，確定輸出電壓Vout。然而，由于晶體管M1的源極電壓VDD大于晶體管M2的源極電壓，且晶體管M1的柵極電壓VSS小于晶體管M2的柵極電壓(VSS+|Vp|)，則晶體管M1的源-柵極電壓VSG1變得大于晶體管M2的源-柵極電壓VSG2。因此，由于晶體管M1的導(dǎo)通電阻小于晶體管M2的導(dǎo)通電阻，所以輸出電壓Vout變得接近于高電平電壓VDD。當(dāng)提供高電平輸出電壓Vout時(shí)，晶體管M2的柵極節(jié)點(diǎn)被放電到接近輸入電壓VSS，且流入晶體管M3的電流接近于OA。因此，晶體管M2的導(dǎo)通電阻減小，且輸出電壓Vout也減小。當(dāng)晶體管M2的柵極節(jié)點(diǎn)處的電壓變成輸入電壓VSS時(shí)，工作點(diǎn)如圖2所示確定。
當(dāng)設(shè)置晶體管M1的漏極電壓和晶體管M2的源極電壓為Vx時(shí)，晶體管M1和M2的相應(yīng)漏極電流ID分別變成如曲線10和20所示。在這種情況下，在曲線10的被曲線30分開的兩個(gè)部分中，左邊部分設(shè)置為飽和區(qū)，和右邊部分定義為線性區(qū)。由于在飽和區(qū)提供晶體管M2，所以，曲線20的電流ID表示為公式1中的電流。(公式1)ID=12μCoxWL(Vx-VSS-|Vp|)2]]>其中μ代表空穴遷移率，COX為氧化電容，W和L分別表示晶體管M2的溝道寬度和溝道長(zhǎng)度，和VX表示晶體管M2的源極電壓。
因?yàn)榍€10和曲線20的交叉點(diǎn)是工作點(diǎn)，根據(jù)輸入電壓的低電平值VSS，在直線40的右邊提供工作點(diǎn)，其與連接到電平移位器的低電平電壓LVSS無關(guān)，而且輸出電壓Vout在另一電路中被檢測(cè)為高電平。而且，通過控制晶體管M2的溝道寬度W和溝道長(zhǎng)度L的比(W/L)，來適當(dāng)控制高電平輸出電壓Vout。
接著，當(dāng)輸入信號(hào)變成高電平VDD時(shí)，晶體管M1截止，且由于充入電容C2的電壓，晶體管M2導(dǎo)通，以致輸出電壓Vout減小到低電平電壓LVSS。由于輸入電壓Vin是高電平VDD和晶體管M2的柵極電壓接近于VSS，二極管接法的晶體管M3被反向偏壓，所以幾乎沒有電流流入二極管接法的晶體管M3，且晶體管M2的柵極節(jié)點(diǎn)變成懸浮的。因此，電容C1處的電壓被維持，且當(dāng)輸出電壓降低時(shí)，晶體管M2的柵極電壓自舉，輸出電壓Vout減小到低電平電源電壓LVSS，從而，不管閾值電壓Vp，而為恒定。
在本發(fā)明的第一個(gè)實(shí)施例中，在輸入端和晶體管M2的柵極之間使用二極管接法的晶體管M3。使用其他元件而不使用晶體管M3，當(dāng)輸入低電平電壓時(shí)，提供對(duì)應(yīng)于低電平的電壓至晶體管M2的柵極，而當(dāng)輸入高電平電壓時(shí)使晶體管M2的柵極懸浮。
根據(jù)本發(fā)明的第一個(gè)實(shí)施例，當(dāng)輸入電壓Vin是低電平電壓VSS時(shí)，可輸出一個(gè)接近于高電平電壓VDD的電壓，且當(dāng)輸入電壓Vin是高電平電壓VDD時(shí)，可輸出小于輸入電壓的低電平電壓VSS的希望的電壓LVSS。此外，為了使輸出電壓Vout接近于VDD，則需要減小晶體管M2的溝道寬度W和溝道長(zhǎng)度L的比(W/L)、參考圖3其將被詳細(xì)描述。
圖3示出了根據(jù)本發(fā)明第二個(gè)實(shí)施例的電平移位器。如圖所示，除晶體管M4以外，根據(jù)第二個(gè)實(shí)施例的電平移位器具有根據(jù)本發(fā)明第一個(gè)實(shí)施例的電平移位器的結(jié)構(gòu)。詳細(xì)地，晶體管M4包括一個(gè)源極、一個(gè)柵極和一個(gè)漏極，其分別連接到輸出端、晶體管M2的柵極和晶體管M2的源極。在這種情況下，電容C1連接晶體管M4的柵極和源極之間，且晶體管M1和M4的觸點(diǎn)變成了輸出端。
假定根據(jù)晶體管M2和M4的特征，溝道寬度和溝道長(zhǎng)度被分別設(shè)置為W和L，且在上述提到的結(jié)構(gòu)中是相等的，兩個(gè)晶體管M2和M4串聯(lián)連接，因此，溝道寬度和溝道長(zhǎng)度的比變?yōu)橄喈?dāng)于W/2L。然后，由于溝道寬度和溝道長(zhǎng)度的比減小，從公式1中所表示的電流ID中，在圖2的圖形中的較高電壓處形成工作點(diǎn)，且靜態(tài)電流也減小。因此，獲得大于本發(fā)明第一個(gè)實(shí)施例的高電平輸出電壓，也就是，接近于VDD的高電平輸出電壓Vout。而且，由于晶體管M2的源電壓小于晶體管M4的源電壓，圖3中晶體管M2和M4的導(dǎo)通電阻之和比具有第一個(gè)實(shí)施例的2L溝道長(zhǎng)度的晶體管M2的導(dǎo)通電阻要大一點(diǎn)，這樣有利于獲取高電平輸出電壓Vout。
在本發(fā)明的第二個(gè)實(shí)施例中，單個(gè)晶體管M4被加入到輸出端和晶體管M2之間，且并不限于此，與晶體管M4具有共柵極的晶體管可也被加入到輸出端和晶體管M4的源極之間。
在上面的本發(fā)明第一個(gè)和第二個(gè)實(shí)施例中，也描述了一個(gè)當(dāng)施加一個(gè)低電平電壓時(shí)，用于輸出高電平電壓的電平移位器，和當(dāng)施加高電平電壓時(shí)，用于輸出低電平電壓的電平移位器。
下面，參照?qǐng)D4至6，通過把一個(gè)反向器加入到第一個(gè)和第二個(gè)實(shí)施例中，對(duì)具有非-反向輸出的電平移位器進(jìn)行描述。
圖4和6分別示出了根據(jù)本發(fā)明第三個(gè)和第四個(gè)實(shí)施例的電平移位器。圖5示出了根據(jù)本發(fā)明第三個(gè)實(shí)施例的電平移位器的工作點(diǎn)。
如圖4所示，根據(jù)本發(fā)明第三個(gè)實(shí)施例的電平移位器具有連接兩個(gè)根據(jù)本發(fā)明第一個(gè)實(shí)施例的電平移位器的結(jié)構(gòu)。詳細(xì)地，當(dāng)輸入電壓Vin是低電平電壓VSS時(shí)，晶體管M1和M2的觸點(diǎn)的電壓變成高電平，且晶體管N1和N2的觸點(diǎn)的電壓，也就是，電平移位器的輸出電壓由于該高電平電壓而變成低電平電壓LVSS。當(dāng)輸入電壓Vin是高電平電壓VDD時(shí)，晶體管M1和M2的觸點(diǎn)的電壓變成低電平，且電平移位器的輸出電壓由于該低電平電壓而變成高電平電壓。因此，根據(jù)本發(fā)明的第三個(gè)實(shí)施例的電平移位器具有非-反向的輸出。
但是，在本發(fā)明的第三個(gè)實(shí)施例中，LVSS的電壓被作為一個(gè)低電平輸入電壓輸入到晶體管N1和N3。晶體管N2的柵極節(jié)點(diǎn)電壓則為輸入電壓LVSS和晶體管N3的閾值電壓的絕對(duì)值|Vp|的和，因此，流入晶體管N2的電流ID如公式2中所示。(公式2)ID=12μCoxWL(Vx-LVSS-|Vp|)2]]>工作點(diǎn)，也就是圖5中曲線10和公式2中電流曲線20的交叉點(diǎn)，變得接近于LVSS，且輸出電壓Vout變得比高電平電壓VDD要低。在這種情況下，由于用于從電平移位器中接收輸出的電路可以檢測(cè)作為低電平電壓的高電平輸出電壓，所以當(dāng)試圖使另一電路能夠檢測(cè)作為高電平的高電平輸出電壓時(shí)，LVSS可不被減小到希望的值。因此，把連接到第一個(gè)電路的晶體管M2的低電平電源電壓設(shè)置為大于LVSS是可取的。下面，將參照?qǐng)D6描述圖1中耦合兩個(gè)電路和設(shè)置第一個(gè)電路的低電平電源電壓為VSS的實(shí)施例。
如圖6所示，除了第一個(gè)電路的低電平電源電壓是高于LVSS的電壓VSS外，根據(jù)第四個(gè)實(shí)施例的電平移位器與根據(jù)第三個(gè)實(shí)施例的電平移位器相同。因此，由于第一個(gè)電路的低電平輸出電壓，也就是，輸入到第一個(gè)電路的晶體管N1和N3的低電平電壓變成了VSS，如第一個(gè)實(shí)施例中所描述的，確定電平移位器的高電平輸出電壓Vout而不管LVSS如何。從而，電平移位器的低電平輸出電壓LVSS可減小至希望的值。
在第三個(gè)和第四個(gè)實(shí)施例中，根據(jù)第一個(gè)實(shí)施例的兩個(gè)電平移位器被連接，且根據(jù)第二個(gè)實(shí)施例的兩個(gè)電平移位器或根據(jù)第一個(gè)和第二個(gè)實(shí)施例的電平移位器也可被連接。
在上述的第一個(gè)直至第四個(gè)實(shí)施例中，已經(jīng)描述了使用PMOS晶體管的電平移位器。在PMOS電平移位器中，需要提供一個(gè)低電平電壓，以給電容充電，而且需要提供一個(gè)高電平電壓，以降低輸出電壓。也就是，需要提供一個(gè)低電平電壓到電平移位器，以便在驅(qū)動(dòng)開始時(shí)復(fù)位電平移位器，從而電平移位器的工作可以準(zhǔn)確地開始。通常，PMOS電平移位器把低電平電壓減小到一個(gè)更低的值，以移位電壓電平，且NMOS晶體管被用于移位高電平電壓。下面，參照?qǐng)D7到10，描述使用NMOS晶體管的電平移位器。
圖7到10分別示出根據(jù)本發(fā)明的其它實(shí)施例的電平移位器。參考圖7，電平移位器具有與圖1的電平移位器匹配的結(jié)構(gòu)，不同之處在于NMOS晶體管和電源LVDD及VSS結(jié)構(gòu)。詳細(xì)地，圖7的電平移位器包括NMOS晶體管M1、M2和M3，且晶體管M1和M2串聯(lián)連接于提供低電平電壓VSS的電源和提供高電平電壓LVDD的電源之間。高電平電壓LVDD是一個(gè)比輸入電壓的高電平電壓VDD大的電壓。
當(dāng)高電平電壓VDD輸入到電平移位器中，晶體管M1導(dǎo)通，根據(jù)晶體管M1和M2的導(dǎo)通電阻比，輸出一個(gè)接近于低電平電源電壓VSS的電壓。電容C1被以一個(gè)與輸出電壓Vout和晶體管M2的柵極節(jié)點(diǎn)之間的電壓差對(duì)應(yīng)的電壓充電。接著，當(dāng)?shù)碗娖诫妷篤SS輸入到電平移位器時(shí)，晶體管M2的柵極節(jié)點(diǎn)漂移，且由于充入電容C1的電壓，晶體管M2充當(dāng)一個(gè)自舉電路。因此，由于自舉電路，輸出電壓Vout充分地增加到高電平電源電壓LVDD。
圖8示出增加了與晶體管M2共柵極的晶體管M4的電平移位器。如第二個(gè)實(shí)施例中所述，通過加入晶體管M4來減小溝道寬度W和溝道長(zhǎng)度L的比W/L，因此，使輸出電壓Vout更接近于VSS。
參照?qǐng)D9和10，如第三個(gè)和第四個(gè)實(shí)施例中所述，連接兩個(gè)電平移位器，以致不能將輸出電壓反向。在這種情況下，如圖9所示，當(dāng)LVDD被當(dāng)作第一個(gè)電路的高電平電源使用時(shí)，另一個(gè)電路可檢測(cè)作為高電平電壓的電平移位器的低電平輸出電壓，如本發(fā)明的第三個(gè)實(shí)施例中所述。當(dāng)試圖讓電路讀取作為低電平的低電平輸出電壓時(shí)，LVDD不能增加到希望的值。因此，如圖10所示，使用小于第一個(gè)電路的高電平電源電壓的LVDD的電壓VDD是可取的。
圖7的兩個(gè)電平移位器在圖9和圖10的實(shí)施例中是連接的，且圖8的兩個(gè)電平移位器或圖7、8的電平移位器也可連接。在上述說明中，描述了根據(jù)不同實(shí)施例的電平移位器，且通過使用不同電壓電平的集成電路，它們可被應(yīng)用到平板顯示器，來轉(zhuǎn)換集成電路和平板顯示器之間的電壓電平。下面，將參照?qǐng)D11來描述使用根據(jù)本發(fā)明另一個(gè)實(shí)施例的電平移位器的平板顯示器。
圖11示出了使用根據(jù)本發(fā)明實(shí)施例的電平移位器的平板顯示器。該平板顯示器包括定時(shí)控制器Tcon 100、移位寄存器S/R 200、數(shù)據(jù)驅(qū)動(dòng)器300和顯示區(qū)400。定時(shí)控制器100生成定時(shí)信號(hào)CLK、/CLK，和用于驅(qū)動(dòng)移位寄存器200和數(shù)據(jù)驅(qū)動(dòng)器300的SP。移位寄存器200從定時(shí)控制器100中接收定時(shí)信號(hào)，以把掃描信號(hào)順序地提供至在顯示區(qū)400上形成的掃描線X1到Xm。根據(jù)定時(shí)信號(hào)，數(shù)據(jù)驅(qū)動(dòng)器300把數(shù)據(jù)信號(hào)提供至顯示區(qū)400的數(shù)據(jù)線Y1到Y(jié)n。
例如，假定定時(shí)控制器100和移位寄存器200使用的電壓范圍不同，根據(jù)本實(shí)施例的電平移位器L/S 500在定時(shí)控制器100和移位寄存器200之間，則定時(shí)控制器100的輸出電壓范圍可被修改為由移位寄存器200使用的電壓范圍。
以相似方式，假定移位寄存器200和顯示區(qū)400使用的電壓范圍不同，在移位寄存器200和顯示區(qū)400的掃描線X1到Xm之間形成電平移位器L/S600，因此移位寄存器200的輸出電壓范圍可被修改為由顯示區(qū)400使用的電壓范圍。在這種結(jié)構(gòu)中，在電平移位器500和顯示區(qū)400之間形成一個(gè)緩沖器(未示出)。此外，假定定時(shí)控制器100和數(shù)據(jù)驅(qū)動(dòng)器300使用的電壓范圍不同，在定時(shí)控制器100和數(shù)據(jù)驅(qū)動(dòng)器300之間形成根據(jù)本實(shí)施例的電平移位器L/S 700，因此定時(shí)控制器100的輸出電壓范圍可被修改為由數(shù)據(jù)驅(qū)動(dòng)器300使用的電壓范圍。
圖11示出一種分別使用在定時(shí)控制器100與移位寄存器200之間、移位寄存器200與顯示區(qū)400之間，和定時(shí)控制器100與數(shù)據(jù)驅(qū)動(dòng)器300之間的電平移位器的例子，且并不僅限于此，上述描述可應(yīng)用到修改平板顯示器的電壓范圍的例子中。
根據(jù)本發(fā)明，在PMOS電平移位器中，通過增加輸出端和低電平電源之間的電阻，高電平輸出電壓可增加到希望的電壓，且通過使用一個(gè)自舉電路，低電平輸出電壓可減小到希望的值。以相同方式，NMOS電平移位器可控制低電平和高電平輸出，以達(dá)到希望的電壓。隨著電阻的增加，流入晶體管的靜態(tài)電流減小，從而減小了能量的消耗。
雖然，這里只是參照優(yōu)選實(shí)施例描述本發(fā)明，但是，應(yīng)當(dāng)理解本發(fā)明并不限于所述的實(shí)施例，相反，在沒有脫離所附權(quán)利要求中定義的本發(fā)明的范圍和精神的情況下，可以在形式和細(xì)節(jié)上做出各種改動(dòng)。
權(quán)利要求
1.一種電平移位器，用于接收交替地具有第一電平電壓和第二電平電壓的輸入電壓信號(hào)，并根據(jù)第一電平電壓和第二電平電壓，分別生成第三電平電壓和第四電平電壓，其包括第一晶體管，其耦合于具有第五電平電壓的第一電源和輸出端之間，并具有一個(gè)接收輸入電壓信號(hào)的柵極；第二晶體管，其耦合于輸出端和具有第六電平電壓的第二電源之間；電容元件，形成于輸出端和第二晶體管的柵極之間；和開關(guān)元件，響應(yīng)第一電平電壓，把對(duì)應(yīng)于第一電平電壓的電壓提供至第二晶體管的柵極，并響應(yīng)第二電平電壓，電氣地切斷輸入電壓信號(hào)和第二晶體管的柵極。
2.如權(quán)利要求1所述的電平移位器，其中，開關(guān)元件是二極管接法晶體管、耦合于第一晶體管的柵極和第二晶體管的柵極之間，且根據(jù)第二電平電壓被反向偏壓。
3.如權(quán)利要求1所述的電平移位器，還包括至少一個(gè)第三晶體管、其串聯(lián)耦合于輸出端和第二晶體管之間，該第三晶體管具有一個(gè)耦合到第二晶體管柵極的柵極。
4.如權(quán)利要求1所述的電平移位器，其中，第三電平電壓是根據(jù)第一晶體管和第二晶體管的導(dǎo)通電阻比來確定的。
5.如權(quán)利要求4所述的電平移位器，其中，第二晶體管的導(dǎo)通電阻是根據(jù)第一電平電壓來確定的。
6.如權(quán)利要求1所述的電平移位器，其中，第四電平電壓實(shí)際上是第六電平電壓。
7.如權(quán)利要求1所述的電平移位器，其中，第五電平電壓實(shí)際上是第二電平電壓，且第六電平電壓也是來自第二電平電壓，而不是第一電平電壓。
8.如權(quán)利要求1所述的電平移位器，其中，第一晶體管和第二晶體管都是PM0S晶體管，且第一電平電壓和第二電平電壓分別為一個(gè)低電平電壓和一個(gè)高電平電壓。
9.如權(quán)利要求1所述的電平移位器，其中，第一晶體管和第二晶體管都是NMOS晶體管，且第一電平電壓和第二電平電壓分別為一個(gè)高電平電壓和一個(gè)低電平電壓。
10.如權(quán)利要求1所述的電平移位器，其中，至少部分電容元件是根據(jù)第二晶體管的寄生元件而形成的。
11.如權(quán)利要求1所述的電平移位器，其中，電容元件是通過耦合于輸出端和第二晶體管的柵極之間的電容來形成的。
12.一種平板顯示器裝置，包括顯示區(qū)，具有多個(gè)掃描線和多個(gè)數(shù)據(jù)線；移位寄存器，根據(jù)定時(shí)信號(hào)把掃描信號(hào)提供至掃描線；數(shù)據(jù)驅(qū)動(dòng)器，根據(jù)定時(shí)信號(hào)把數(shù)據(jù)信號(hào)提供至數(shù)據(jù)線；定時(shí)控制器，生成定時(shí)信號(hào)，并提供該定時(shí)信號(hào)至數(shù)據(jù)驅(qū)動(dòng)器和移位寄存器；電平移位器，耦合于定時(shí)控制器與移位寄存器、移位寄存器與掃描線、及定時(shí)控制器與數(shù)據(jù)驅(qū)動(dòng)器中的至少一個(gè)之間，并接收交替地具有第一電平電壓和第二電平電壓的輸入電壓信號(hào)，且根據(jù)第一電平電壓和第二電平電壓，分別生成第三電平電壓和第四電平電壓，該電平移位器包括第一晶體管、其耦合于具有第五電平電壓的第一電源和輸出端之間，并具有一個(gè)接收輸入電壓信號(hào)的柵極；第二晶體管，耦合于輸出端和具有第六電平電壓的第二電源之間；電容元件，其在輸出端和第二晶體管的柵極之間形成；和開關(guān)元件，響應(yīng)第一電平電壓，把對(duì)應(yīng)于第一電平電壓的電壓提供至第二晶體管的柵極，并響應(yīng)第二電平電壓，電氣地切斷輸入電壓信號(hào)和第二晶體管的柵極。
13.一種電平移位器，包括第一PMOS晶體管和第二PMOS晶體管，其串聯(lián)耦合于提供第一高電平電壓的第一電源和提供第一低電平電壓的第二電源之間；電容元件，其在第一PMOS晶體管和第二PMOS晶體管的觸點(diǎn)及第二PMOS晶體管的柵極之間形成；和在第二低電平電壓輸入到第一PMOS晶體管的柵極時(shí)形成的電通路，以把對(duì)應(yīng)于第二低電平電壓的第三低電平電壓提供至第二PMOS晶體管的柵極，其中，當(dāng)?shù)诙碗娖诫妷狠斎氲降谝籔MOS晶體管的柵極時(shí)，第二高電平電壓根據(jù)第一PMOS晶體管及第二PMOS晶體管的導(dǎo)通電阻比，輸出到觸點(diǎn)，當(dāng)?shù)谌唠娖捷斎氲降谝籔MOS晶體管的柵極時(shí)，第二PMOS晶體管根據(jù)充入電容元件的電壓而自舉，因此實(shí)際上把第一低電平電壓輸出至觸點(diǎn)。
14.如權(quán)利要求13所述的電平移位器，其中，第一低電平電壓小于第二低電平電壓。
15.如權(quán)利要求13所述的電平移位器，還包括至少一個(gè)第三PMOS晶體管、其串聯(lián)耦合于觸點(diǎn)和第二PMOS晶體管之間，第三PMOS晶體管具有一個(gè)耦合到第二PMOS晶體管柵極的柵極。
16.一種平板顯示器裝置，包括顯示區(qū)，具有多個(gè)掃面線和多個(gè)數(shù)據(jù)線；移位寄存器，根據(jù)定時(shí)信號(hào)把掃描信號(hào)提供至掃描線；數(shù)據(jù)驅(qū)動(dòng)器，根據(jù)定時(shí)信號(hào)把數(shù)據(jù)信號(hào)提供至數(shù)據(jù)線；定時(shí)控制器，生成定時(shí)信號(hào)，并把該定時(shí)信號(hào)提供至數(shù)據(jù)驅(qū)動(dòng)器，和通過電平移位器，把該定時(shí)信號(hào)提供至移位寄存器；電平移位器，耦合于定時(shí)控制器與移位寄存器、移位寄存器與掃描線，及定時(shí)控制器與數(shù)據(jù)驅(qū)動(dòng)器之間中的至少一個(gè)之間，并接收交替地具有第一電平電壓和第二電平電壓的輸入電壓信號(hào)，且根據(jù)第一電平電壓和第二電平電壓，分別生成第三電平電壓和第四電平電壓，該電平移位器包括第一PMOS晶體管和第二PMOS晶體管，其串聯(lián)耦合于提供第一高電平電壓的第一電源和提供第一低電平電壓的第二電源之間；電容元件，其在第一PMOS晶體管及第二PMOS晶體管的觸點(diǎn)和第二PMOS晶體管的柵極之間形成；和在第二低電平電壓輸入到第一PMOS晶體管的柵極時(shí)形成的電通路，以把對(duì)應(yīng)于第二低電平電壓的第三低電平電壓，提供至第二PMOS晶體管的柵極，其中，當(dāng)?shù)诙碗娖诫妷狠斎氲降谝籔MOS晶體管的柵極時(shí)，第二高電平電壓根據(jù)第一PMOS晶體管和第二PMOS晶體管的導(dǎo)通電阻比，輸出到觸點(diǎn)，當(dāng)?shù)谌唠娖捷斎氲降谝籔MOS晶體管的柵極時(shí)，第二PMOS晶體管根據(jù)充入電容元件的電壓而自舉，因此實(shí)際上把第一低電平電壓輸出至觸點(diǎn)。
17.一種電平移位器，包括第一NMOS晶體管和第二NMOS晶體管，其串聯(lián)耦合于提供第一低電平電壓的第一電源和提供第一高電平電壓的第二電源之間；電容元件，其在第一NMOS晶體管及第二NMOS晶體管的觸點(diǎn)和第二NMOS晶體管的柵極之間形成；和在第二高電平電壓輸入到第一NMOS晶體管的柵極時(shí)形成的電通路，以把對(duì)應(yīng)于第二高電平電壓的第三高電平電壓提供至第二NMOS晶體管的柵極，其中，當(dāng)?shù)诙唠娖诫妷狠斎氲降谝籒MOS晶體管的柵極時(shí)，第二低電平電壓根據(jù)第一NMOS晶體管及第二NMOS晶體管的導(dǎo)通電阻比，輸出到觸點(diǎn)，當(dāng)?shù)谌碗娖捷斎氲降谝籒MOS晶體管的柵極時(shí)，第二NMOS晶體管根據(jù)充入電容元件的電壓而自舉，因此實(shí)際上把第一高電平電壓輸出至觸點(diǎn)。
18.如權(quán)利要求17所述的電平移位器，其中，第一高電平電壓大于第二高電平電壓。
19.如權(quán)利要求17所述的電平移位器，還包括至少一個(gè)第三NMOS晶體管、其串聯(lián)耦合于觸點(diǎn)和第二NMOS晶體管之間，第三NMOS晶體管具有一個(gè)耦合到第二NMOS晶體管柵極的柵極。
20.一種平板顯示器裝置，包括顯示區(qū)，具有多個(gè)掃面線和多個(gè)數(shù)據(jù)線；移位寄存器，根據(jù)定時(shí)信號(hào)把掃描信號(hào)提供至掃描線；數(shù)據(jù)驅(qū)動(dòng)器，根據(jù)定時(shí)信號(hào)把數(shù)據(jù)信號(hào)提供至數(shù)據(jù)線；定時(shí)控制器，生成定時(shí)信號(hào)，并提供該定時(shí)信號(hào)至數(shù)據(jù)驅(qū)動(dòng)器，和通過電平移位器，把該定時(shí)信號(hào)提供至移位寄存器；電平移位器，至少耦合于，定時(shí)控制器與移位寄存器、移位寄存器與掃描線，及定時(shí)控制器與數(shù)據(jù)驅(qū)動(dòng)器中的一個(gè)之間，并接收交替地具有第一電平電壓和第二電平電壓的輸入電壓信號(hào)，且根據(jù)第一電平電壓和第二電平電壓，分別生成第三電平電壓和第四電平電壓，該電平移位器包括第一NMOS晶體管和第二NMOS晶體管，其串聯(lián)耦合于提供第一低電平電壓的第一電源和提供第一高電平電壓的第二電源之間；電容元件，其在第一NMOS晶體管及第二NMOS晶體管的觸點(diǎn)和第二NMOS晶體管的柵極之間形成；和當(dāng)?shù)诙唠娖诫妷狠斎氲降谝籒MOS晶體管的柵極時(shí)形成的電通路，以把對(duì)應(yīng)于第二高電平電壓的第三高電平電壓提供至第二NMOS晶體管的柵極，其中，當(dāng)?shù)诙唠娖诫妷狠斎氲降谝籒MOS晶體管的柵極時(shí)，第二低電平電壓根據(jù)第一NMOS晶體管及第二NMOS晶體管的導(dǎo)通電阻比，輸出到觸點(diǎn)，當(dāng)?shù)谌碗娖捷斎氲降谝籒MOS晶體管的柵極時(shí)，第二NMOS晶體管根據(jù)充入電容元件的電壓而自舉，因此實(shí)際上把第一高電平電壓輸出至觸點(diǎn)。
全文摘要
在電平移位器中，第一和第二PMOS晶體管被串聯(lián)連接到分別提供第一高電平電壓和第一低電平電壓的第一和第二電源，并且在第一和第二晶體管的觸點(diǎn)及第二晶體管的柵極處，形成一個(gè)電容。第三PMOS晶體管是二極管接法，并連接第一和第二晶體管的柵極。當(dāng)?shù)诙碗娖诫妷狠斎氲降谝痪w管的柵極時(shí)，第二高電平電壓根據(jù)第一和第二晶體管的導(dǎo)通電阻比，輸入到觸點(diǎn)。當(dāng)?shù)谝桓唠娖诫妷狠斎氲降谝痪w管的柵極時(shí)，第二晶體管根據(jù)充入到電容的電壓而自舉，因此，第一低電平電壓基本上被輸出到觸點(diǎn)。由于電平移位器實(shí)質(zhì)上根據(jù)第一和第二電源分別提供的電壓輸出電壓，因此，可擴(kuò)展輸出電壓的范圍。
文檔編號(hào)H03K19/0185GK1472717SQ0313685
公開日2004年2月4日 申請(qǐng)日期2003年5月23日 優(yōu)先權(quán)日2002年8月1日
發(fā)明者申?yáng)|蓉 申請(qǐng)人:三星Sdi株式會(huì)社