專利名稱：單脈沖高壓電平位移及上管驅(qū)動電路及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半橋、全橋驅(qū)動電路的設(shè)計，尤其涉及半橋、全橋電路從低壓轉(zhuǎn)到高壓的電平位移和上管驅(qū)動電路的設(shè)計，用于驅(qū)動半橋、全橋電路中的高壓金屬氧化物半導(dǎo)體場效應(yīng)管的柵級、三極管的基極或絕緣柵雙極型晶體管的柵級。
背景技術(shù)：
通常高壓半橋驅(qū)動電路中包括二極管D1、電平位移電路、上管驅(qū)動電路、下管驅(qū)動電路，通過上管驅(qū)動電路驅(qū)動的上管Ql、通過下管驅(qū)動電路驅(qū)動的下管Q2和自舉電容Cboot，如圖1所示，上管Ql和下管Q2 —般為同一類型的高壓功率管，所述高壓功率管為幾十伏-幾百伏，甚至更高，例如同為高壓金屬氧化物半導(dǎo)體場效應(yīng)管(N型M0SEFT)、高壓三極管(高壓管NPN)或絕緣柵雙極型晶體管(IGBT)，由于半橋驅(qū)動電路中控制上管Ql的門極輸入HO的低壓信號HIN常常只有十幾伏特，而控制半橋電路的輸入高壓(HightVoltage, HV)可達(dá)幾十伏到幾百伏甚至更高，因此，需要高壓電平位移及上管驅(qū)動電路使上管Ql正常工作。為了便于說明，后續(xù)電平位移高壓功率管以高壓管MOSFET中的高壓管NLDMOS(橫向擴(kuò)散金屬氧化物半導(dǎo)體)為例進(jìn)行說明。目前實現(xiàn)電平位移和上管驅(qū)動電路的時序控制方法如下，如圖4所示:忽略上管Ql和下管Q2的導(dǎo)通死區(qū)時間，電平位移高壓管NLDMOS導(dǎo)通時上管Ql才導(dǎo)通，同時下管驅(qū)動器控制的下管Q2截止；上管Ql截止時電平位移高壓管NLDMOS截止，同時下管驅(qū)動器控制的下管Q2導(dǎo)通。基于這種時序控制方法，傳統(tǒng)雙路(或單路)LDMOS高壓電平位移及上管驅(qū)動電路的實現(xiàn)電路如圖2(或如圖3)所示，當(dāng)電平位移高壓管NLDMOS導(dǎo)通時正供電電壓VB上的電壓為HV與供電電壓VCC之和(忽略二極管Dl壓降)，為了避免過高的功耗而導(dǎo)致電平位移高壓管NLDMOS燒毀或帶來過熱，其平均功耗控制在幾十毫瓦之內(nèi)。如果導(dǎo)通時間為半個周期，VB為幾百伏時，高壓管NLDMOS導(dǎo)通而流過的電流僅僅為幾十微安，這樣小的電流在高壓NLDMOS管的控制上幾乎不可能，所以通常做法是用窄脈沖控制雙電平位移高壓管NLDMOS,即窄脈沖發(fā)生器對上管驅(qū)動輸入信號HIN進(jìn)行采樣，在上管驅(qū)動輸入信號HIN的上升沿產(chǎn)生窄脈沖電壓控制信號SetLV，在上管驅(qū)動輸入信號HIN的下降沿產(chǎn)生窄脈沖電壓控制信號ResetLV(如圖2所示)，分別控制M I和M2的導(dǎo)通和截止(工作時序狀態(tài)如圖4所示的雙脈沖控制的兩高壓功率管部分)，然后通過上管驅(qū)動電路中的RS觸發(fā)器(如圖2所示)或通過上管驅(qū)動電路中的信號恢復(fù)電路(如圖3所示)恢復(fù)與上管驅(qū)動輸入信號HIN 一致的信號HO控制上管Ql的門極。這種窄脈沖控制電平位移的缺點是:(I)當(dāng)半橋輸出點HB在急速上升和下降時會產(chǎn)生的高dV/dT(如dV/dT > I伏/納秒)，所述高dV/dT產(chǎn)生的共模干擾電流分別從Ml的漏極SI和M2的漏極S2抽走或注入瞬態(tài)電流，若此時流過Ml的電流超過Ml導(dǎo)通時本應(yīng)流過電阻Rl的電流和流過M2的電流超過M2導(dǎo)通時本應(yīng)流過電阻R2的電流，從而產(chǎn)生上管驅(qū)動邏輯錯誤，甚至導(dǎo)致上管和下管共通而燒毀的現(xiàn)象。為此，必須額外增加電路，用以提高電平位移抗dV/dT等干擾性能。(2)M1和M2分別根據(jù)柵極接收的窄脈沖電壓控制信號ResetLV和SetLV的大小而導(dǎo)通或截止。因為Ml和M2是柵級電壓控制，Ml和M2的參數(shù)(例如閥值電壓與遷移率等)隨實際工作溫度和工藝變化而變化，所以導(dǎo)致Ml和M2導(dǎo)通的電流變化較大；當(dāng)Ml和M2導(dǎo)通的電流變小時，Ml加上ResetLV電壓轉(zhuǎn)化電流的延遲和M2加上SetLV電壓轉(zhuǎn)化電流的延遲，則各自的電流脈沖寬度變得更窄，變窄后的電流脈沖分別流過電阻Rl和電阻R3，從而在Ml漏極生成的更窄脈沖電壓VR可能使上管驅(qū)動電路的控制發(fā)生邏輯錯誤。因此，該電路抗干擾能力差。此外，該電路需要兩個高壓管LDMOS，造成高壓電平位移電路的版圖面積較大。為了解決圖2所示的高壓電平位移電路的版圖面積較大的問題，在《微電子學(xué)》(2007年第37卷第2期第250-254頁)上公開了一種單路LDMOS實現(xiàn)的高壓電平位移電路及應(yīng)用，提到采用一個高壓管LDMOS解決高壓電平位移電路版圖面積較大的問題的方法。上述兩種電路均存在上管驅(qū)動電路輸出初始狀態(tài)不穩(wěn)定的問題，為此，參見圖3，提出另一種為單路LDMOS高壓電平位移及上管驅(qū)動電路，該電路雖存在一個高壓管LDMOS (即為Ml)，但是該電路與圖2所示的電路相比，其控制方法的本質(zhì)一致，如圖4所示的單脈沖控制的高壓功率管部分:柵極電壓窄脈沖控制，該高壓管NLDMOS通過兩個窄脈沖電壓控制信號控制上管Ql的導(dǎo)通開始和結(jié)束。因此該高壓電平位移電路同樣存在抗dV/dT能力差的問題及導(dǎo)通電流隨溫度和工藝的變化而變化的問題。由此可見，現(xiàn)有的高壓電平位移及上管驅(qū)動電路均為窄脈沖電壓控制方式(通常脈沖寬度為100ns-300ns)，使電平轉(zhuǎn)換抗干擾能力不強(qiáng)；均為高壓管LDMOS柵極電壓輸入控制，高壓管LDMOS導(dǎo)通電流受工藝和溫度影響不穩(wěn)定，在半橋輸出點dV/dT較大的高壓高頻應(yīng)用中容易導(dǎo)致邏輯錯誤；圖3所示的電路中，雖然高壓管LDMOS從兩個減少為一個，但是較復(fù)雜的信號恢復(fù)電路也使得版圖面積減少不太大。以上描述雖以半橋電路為示例，同樣適用于全橋電路。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種單脈沖高壓電平位移及上管驅(qū)動電路及其控制方法，以解決芯片面積較大及高壓功率管柵極窄脈沖控制的高壓電平位移電路存在的功耗和抗干擾能力差的問題。為解決上述問題，本發(fā)明提出的一種單脈沖高壓電平位移及上管驅(qū)動電路，所述單脈沖高壓電平位移及上管驅(qū)動電路包括:電壓控制脈沖發(fā)生器，用于通過接收上管驅(qū)動輸入信號而產(chǎn)生輸出信號電路脈沖；高壓電平位移支路，用于通過接收輸出信號電路脈沖而產(chǎn)生驅(qū)動電壓；上管高壓驅(qū)動器，用于通過接收驅(qū)動電壓而產(chǎn)生驅(qū)動上管工作的門極驅(qū)動信號。進(jìn)一步的，所述電壓控制脈沖發(fā)生器由開關(guān)PMOS管、電流源和第一電流鏡構(gòu)成，其中:上管驅(qū)動輸入信號連接至開關(guān)PMOS管的柵極，開關(guān)PMOS管的源漏極分別連接至電流源的一端和第一電流鏡的一端，電流源的另一端連接所述供電電壓，第一電流鏡的另一端連接至高壓電平位移支路輸入端。進(jìn)一步的，高壓電平位移支路由高壓功率管、第十四晶體管、第二電流鏡及第一電阻構(gòu)成，其中:高壓功率管的第一端為高壓電平位移支路輸入端，其第二端連接至參考電壓，其第三端與第十四晶體管的漏極和第二電流鏡的第一端連接，第十四晶體管的源極與第二電流鏡的第二端連接至正供電電壓，第十四晶體管的柵極接受上管高壓驅(qū)動器中消隱器的輸出，第二電流鏡的第三端連接到第一電阻的一端，第一電阻的另一端連接到半橋輸出點，所述半橋輸出點與浮地連接。進(jìn)一步的，上管高壓驅(qū)動器由濾波器、消隱器和至少三級級聯(lián)的奇數(shù)級反相器構(gòu)成，所述三級級聯(lián)的奇數(shù)級反相器由第一級反相器，第二級反相器和第三級反相器構(gòu)成；濾波器連接在第一級反相器的輸入和半橋輸出點之間；消隱器的第一端與第二級反相器的輸入連接，其第二端與半橋輸出點連接，其第三端與第二級反相器的輸出連接，其第四端與第十四晶體管的柵極連接，其第五端與第二電流鏡的第二端連接。優(yōu)選的，所述級聯(lián)的奇數(shù)級反相器由第一級反相器，第二級反相器、第三級反相器第四級反相器和第五級反相器構(gòu)成，第一級反相器包括第四晶體管和第五晶體管，第四晶體管的柵極和第五晶體管的柵極連接為第一級反相器的輸入、第四晶體管的漏極和第五晶體管的漏極連接為第一級反相器的輸出；第二反相器包括第六晶體管和第七晶體管，第六晶體管的柵極和第七晶體管的柵極連接為第二級反相器的輸入、第六晶體管的漏極和第七晶體管的漏極連接為第二級反相器的輸出；第三級反相器包括第八晶體管和第九晶體管，第八晶體管的柵極和第九晶體管的柵極連接為第三級反相器的輸入、第八晶體管的漏極和第九晶體管的漏極連接為第三級反相器的輸出；第四級反相器包括第十晶體管和第十一晶體管，第十晶體管的柵極和第十一晶體管的柵極連接為第四級反相器的輸入、第十晶體管的漏極和第十一晶體管的漏極連接為第四級反相器的輸入和輸出；第五級反相器包括第十二晶體管和第十三晶體管，第十二晶體管的柵極和第十三晶體管的柵極連接為第五級反相器的輸入、第十二晶體管的漏極和第十三晶體管的漏極連接為第五級反相器的輸出；各級反相器通過其輸出與下級反相器的輸入連接，其中，第二電流鏡的第三端連接至第一級反相器的輸入，第五級反相器的輸出為上管高壓驅(qū)動器的輸出并連接至上管門極驅(qū)動輸入端，第四晶體管的源極、第六晶體管的源極、第八晶體管的源極、第十晶體管的源極和第十二晶體管的源極相連接至正供電電壓，第五晶體管的源極、第七晶體管的源極、第九晶體管的源極、第十一晶體管的源極和第十三晶體管的源極相連接至浮地。進(jìn)一步的，所述第二電流鏡由第二晶體管和第三晶體管構(gòu)成；其中，第二晶體管的柵極連接至第三晶體管的柵極，且與第二電流鏡的第一端連接；所述第二電流鏡的第一端為漏極，其第二端為源極，其第三端為第三晶體管的漏極。進(jìn)一步的，消隱器由第二電阻、第一電容和二輸入與非門構(gòu)成，其中，第二電阻的一端為消隱器的第一端，第二電阻的另一端分別連接至二輸入與非門的第一端和第一電容上極板，二輸入與非門的第二端為消隱器的第二端，二輸入與非門的第三端為消隱器的第三端，二輸入與非門的第四端為消隱器的第四端，二輸入與非門的第五端為消隱器的第五端。進(jìn)一步的，高壓功率管的第一端為受控電流源，通過高壓功率管的第一端實現(xiàn)高壓電平位移支路的電流模式控制。進(jìn)一步的，所述高壓功率管為高壓金屬氧化物半導(dǎo)體場效應(yīng)管時，其第一端、第二端和第三端分別對應(yīng)于源極、柵極、漏極；若所述高壓功率管為高壓三極管時，其第一端、第二端和第三端分別對應(yīng)于發(fā)射極、基極、集電極；若所述高壓功率管為絕緣柵雙極型晶體管時，其第一端、第二端和第三端分別對應(yīng)于發(fā)射極、門極、集電極。為解決上述問題，本發(fā)明還提出的一種單脈沖高壓電平位移及上管驅(qū)動電路的控制方法，上管高壓驅(qū)動器控制的上管截止時高壓電平位移支路控制的電平位移高壓功率管同步導(dǎo)通，同時下管驅(qū)動器控制的下管導(dǎo)通；上管高壓驅(qū)動器控制的上管導(dǎo)通時高壓電平位移支路控制的電平位移高壓功率管同步截止，同時下管驅(qū)動器控制的下管截止；其中，所述高壓電平位移支路的電平位移導(dǎo)通時間為半個周期，且上管和下管的門極驅(qū)動信號之間有死區(qū)時間。由上述技術(shù)方案可見，與現(xiàn)有的高壓電平位移及上管驅(qū)動電路技術(shù)相比，本發(fā)明公開的一種單脈沖高壓電平位移及上管驅(qū)動電路及其控制方法，有以下優(yōu)勢:在系統(tǒng)時序邏輯上，與以往的系統(tǒng)時序邏輯截然不同，本發(fā)明采用上管截止時高壓功率管控制的電平位移同步導(dǎo)通，同時下管導(dǎo)通；上管導(dǎo)通時高壓功率管控制的電平位移同步截止，同時下管截止，且上管和下管的門極驅(qū)動信號之間有死區(qū)時間，所述高壓功率管控制的電平位移導(dǎo)通時間長，為半個周期。從電路結(jié)構(gòu)來看，當(dāng)高壓功率管導(dǎo)通時，其漏端電壓不超過低壓供電電壓VCC，即便流過高壓功率管的電流有毫安級，而且其導(dǎo)通時間為半個周期，該高壓功率管消耗的瞬態(tài)功率也就是在幾十豪瓦，平均功率大大減少；這樣在高壓功率管的導(dǎo)通功耗很低的情況下，避免了由于窄脈沖控制方式而導(dǎo)致其導(dǎo)通時間和導(dǎo)通電流很短的現(xiàn)象，使高壓電平位移電路和高壓驅(qū)動電路在高頻和高壓下抗干擾能力大大增強(qiáng)，能承受更高的半橋輸入dV/dT而產(chǎn)生的電流。在結(jié)構(gòu)上，只使用了一個高壓功率管，因而大大減少了電路版圖面積；也不用復(fù)雜的電路去做恢復(fù)電路，上管高壓驅(qū)動器變得很簡潔，同時最大限度的減少了上管驅(qū)動的版圖面積。在電平位移高壓管LDMOS的控制模式上，采用電流模源極輸入控制而非電壓模柵級輸入，通過電流鏡將恒定的電流源從高壓功率管的源極輸入，從而使電平轉(zhuǎn)換為高壓管NLDMOS的工作電流恒定，不受工藝、溫度和高壓電源的影響，整個電路系統(tǒng)工作的穩(wěn)定性高，由于是電流?？刂?，使響應(yīng)速度和在寄生情況下的抗干擾能力大大提高。


圖1為現(xiàn)有技術(shù)中一種高壓電平位移及上管驅(qū)動電路框圖；圖2為圖1之一種雙路LDMOS聞壓電平位移及上管驅(qū)動電路不意圖；圖3為圖1之一種單路LDMOS聞壓電平位移及上管驅(qū)動電路不意圖；圖4為現(xiàn)有技術(shù)中一種高壓電平位移及上管驅(qū)動電路時序邏輯示意圖；圖5為本發(fā)明一種單脈沖高壓電平位移及上管驅(qū)動電路框圖；圖6為圖5之一種單脈沖高壓電平位移及上管驅(qū)動電路結(jié)構(gòu)示意圖；圖7為圖6之消隱器結(jié)構(gòu)示意圖；圖8本發(fā)明一種單脈沖高壓電平位移及上管驅(qū)動電路的控制方式的時序邏輯示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。如圖5所示，本發(fā)明提出的一種單脈沖高壓電平位移及上管驅(qū)動電路101包括電壓控制脈沖發(fā)生器102、高壓電平位移支路103和上管高壓驅(qū)動器104。上管驅(qū)動輸入信號HIN傳輸至電壓控制脈沖發(fā)生器102輸入端，電壓控制脈沖發(fā)生器102輸出端將輸出信號電路脈沖Ipluse傳輸至高壓電平位移支路103輸入端，高壓電平位移支路103輸出端將驅(qū)動電壓連接至上管高壓驅(qū)動器104輸入端，上管高壓驅(qū)動器104輸出端將驅(qū)動上管工作的門極驅(qū)動信號HO傳輸至上管Ql門極驅(qū)動輸入端。此外，如圖5所示，本發(fā)明的一種單脈沖高壓電平位移及上管驅(qū)動電路101還可以包括下管驅(qū)動器100，下管驅(qū)動輸入信號LIN通過下管驅(qū)動器100傳輸至下管Q2門極輸入端，所述下管驅(qū)動器100的輸出即為下管Q2的驅(qū)動信號L0。若電壓控制脈沖發(fā)生器102由供電電壓VCC供電，且供電電壓VCC連接至二極管Dl的陽極，并且該二極管Dl的陰極通過正供電電壓VB與高壓電平位移支路連接，高壓電平位移支路103由正供電電壓VB供電，上管高壓驅(qū)動器104由正供電電壓VB和浮地HB同時供電，且下管驅(qū)動器也由供電電壓VCC供電。進(jìn)一步的，如圖6所示，所述電壓控制脈沖發(fā)生器102由開關(guān)PMOS管S1、第一電流鏡2、電流源3和構(gòu)成，其中:上管驅(qū)動輸入信號HIN連接至開關(guān)PMOS管S I的柵極，開關(guān)PMOS管SI的源極連接至電流源3的一端，電流源3的另一端連接所述供電電壓VCC，開關(guān)PMOS管SI的漏極連接至第一電流鏡2的一端，第一電流鏡2的另一端連接至高壓電平位移支路103輸入端,所述第一電流鏡2的另一端的輸出信號即為電壓控制脈沖發(fā)生器102的輸出信號電路脈沖Ipulse,所述輸出信號電路脈沖Ipulse為電流信號。所述高壓電平位移支路由高壓功率管Ml、第十四晶體管M14、第二電流鏡及第一電阻Rl構(gòu)成，其中:高壓功率管Ml的第一端為高壓電平位移支路輸入端，其第二端連接至參考電壓Vref，其第三端與第十四晶體管M14的漏極和第二電流鏡的第一端連接；第十四晶體管M14的源極與第二電流鏡的第二端連接至正供電電壓VB，第十四晶體管M14的柵極接受上管高壓驅(qū)動器104中消隱器6的輸出VR，第二電流鏡的第三端連接到第一電阻Rl的一端，第一電阻Rl的另一端連接到半橋輸出點，所述半橋輸出點與浮地HB連接。進(jìn)一步的，所述第二電流鏡由第二晶體管M2和第三晶體管M3構(gòu)成，即第二晶體管M2的柵極連接至第三晶體管M3的柵極，且與第二電流鏡的第一端連接，所述第二電流鏡的第一端為漏極，其第二端為源極，其第三端為第三晶體管M3的漏極，所述第二電流鏡的作用是為了實現(xiàn)流過高壓功率管Ml的電流到電壓VR I的轉(zhuǎn)換。優(yōu)選地，所述第二晶體管M2、第三晶體管M3和第十四晶體管M14為低壓PMOS管。其中，所述高壓功率管Ml為高壓MOSEFT時，其第一端、第二端和第三端分別對應(yīng)于源極、柵極、漏極；若所述高壓功率管為高壓三極管時，其第一端、第二端和第三端分別對應(yīng)于發(fā)射極、基極、集電極；若所述高壓功率管為IGBT時，其第一端、第二端和第三端分別對應(yīng)于發(fā)射極、門極、集電極。所述上管高壓驅(qū)動器104由濾波器5、消隱器6和至少三級級聯(lián)的奇數(shù)級反相器構(gòu)成，分別對構(gòu)成上管高壓驅(qū)動器104的各部分進(jìn)行分析。如為三級級聯(lián)的奇數(shù)級反相器，則三級級聯(lián)的奇數(shù)級反相器包括第一級反相器，第二級反相器和第三級反相器。第一級反相器包括第四晶體管和第五晶體管，第四晶體管M4的柵極和第五晶體管M5的柵極連接為第一級反相器的輸入V2、第四晶體管M4的漏極和第五晶體管M5的漏極連接為第一級反相器的輸出V3 ;第二反相器包括第六晶體管M6和第七晶體管M7，第六晶體管M6的柵極和第七晶體管M7的柵極連接為第二級反相器的輸入V3、第六晶體管M6的漏極和第七晶體管M7的漏極連接為第二級反相器的輸出V4 ;第三級反相器包括第八晶體管M8和第九晶體管M9，第八晶體管M8的柵極和第九晶體管M9的柵極連接為第三級反相器的輸入V4、第八晶體管M8的漏極和第九晶體管M9的漏極連接為第三級反相器的輸出V5。各級反相器通過其輸出與下級反相器的輸入連接，其中，第二電流鏡的第三端連接至第一級反相器的輸入V2，第三級反相器的輸出V5為上管高壓驅(qū)動器104的輸出并連接至上管Ql門極驅(qū)動輸入端，第四晶體管M4的源極、第六晶體管M6的源極和第八晶體管M8的源極相連接至正供電電壓VB，第五晶體管M5的源極、第七晶體管M7的源極和第九晶體管M9的源極相連接至浮地HB。若為五級級聯(lián)的奇數(shù)級反相器，則所述五級級聯(lián)的奇數(shù)級反相器由第一級反相器，第二級反相器、第三級反相器、第四級反相器和第五級反相器構(gòu)成，第一級反相器包括第四晶體管M4和第五晶體管M5，第四晶體管M4的柵極和第五晶體管M5的柵極連接為第一級反相器的輸入V2、第四晶體管M4的漏極和第五晶體管M5的漏極連接為第一級反相器的輸出V3 ;第二反相器包括第六晶體管M6和第七晶體管M7，第六晶體管M6的柵極和第七晶體管M7的柵極連接為第二級反相器的輸入V3、第六晶體管M6的漏極和第七晶體管M7的漏極連接為第二級反相器的輸出V4 ;第三級反相器包括第八晶體管M8和第九晶體管M9，第八晶體管M8的柵極和第九晶體管M9的柵極連接為第三級反相器的輸入V4、第八晶體管M8的漏極和第九晶體管M9的漏極連接為第三級反相器的輸出V5 ;第四級反相器包括第十晶體管MlO和第十一晶體管M11，第十晶體管MlO的柵極和第十一晶體管Mll的柵極連接為第四級反相器的輸入V5、第十晶體管MlO的漏極和第十一晶體管Mll的漏極連接為第四級反相器的輸出V6 ;第五級反相器包括第十二晶體管M12和第十三晶體管M13，第十二晶體管M12的柵極和第十三晶體管M13的柵極連接為第五級反相器的輸入V6、第十二晶體管M12的漏極和第十三晶體管M13的漏極連接為第五級反相器的輸出HO ;各級反相器通過其輸出與下級反相器的輸入連接，其中，第二電流鏡的第三端連接至第一級反相器的輸入V2，第五級反相器的輸出HO為上管高壓驅(qū)動器104的輸出并連接至上管Ql門極驅(qū)動輸入端，第四晶體管M4的源極、第六晶體管M6的源極、第八晶體管M8的源極、第十晶體管MlO的源極和第十二晶體管M12的源極相連接至正供電電壓VB，第五晶體管M5的源極、第七晶體管M7的源極、第九晶體管M9的源極、第十一晶體管Mll的源極和第十三晶體管的源極相連接至浮地HB。當(dāng)中，所述級聯(lián)的奇數(shù)級反相器使用但不限于五級級聯(lián)的奇數(shù)級反相器，根據(jù)需要三級級聯(lián)的奇數(shù)級反相器、五級級聯(lián)的奇數(shù)級反相器、七級級聯(lián)的奇數(shù)級反相器或其它級級聯(lián)的奇數(shù)級反相器也可以被使用，本實施例中優(yōu)選的為五級級聯(lián)的奇數(shù)級反相器。
濾波器5為RC濾波器，該濾波器5連接在第一級反相器的輸入V2和半橋輸出點之間。消隱器6的第一端與第二級反相器的輸入V3連接，其第二端與半橋輸出點HB連接，其第三端與第二級反相器的輸出V4連接，其第四端與第十四晶體管M14的柵極連接，其第五端與第二電流鏡的第二端相連接。具體的，消隱器6如圖7所示，消隱器6由第二電阻R2，第一電容Cl和二輸入與非門NAND構(gòu)成,其中，第二電阻R2的一端為消隱器6的第一端與第二極反相器的輸入V3串聯(lián)，第二電阻R2的另一端分別連接至二輸入與非門NAND的第一端和第一電容Cl上極板，二輸入與非門NAND的第二端為消隱器6的第二端與第一電容Cl下極板連接至浮地電壓，此處，所述浮地電壓為半橋輸出點HB，二輸入與非門NAND的第三端為消隱器6的第三端與第二極反相器的輸出V4連接，二輸入與非門NAND的第四端為消隱器6的第四端與第十四晶體管M14的柵極連接，通過消隱器的第四端對第十四晶體管M14進(jìn)行復(fù)位。二輸入與非門NAND的第五端為消隱器6的第五端與第二電流鏡的第二端連接至正供電電壓VB。電壓控制脈沖發(fā)生器102由供電電壓VCC供電，高壓電平位移支路103由正供電電壓VB供電，上管高壓驅(qū)動器104由正供電電壓VB和浮地HB同時供電，且下管驅(qū)動器也由供電電壓VCC供電后，可實現(xiàn)當(dāng)高壓功率管Ml導(dǎo)通時，其漏端電壓不超過供電電壓，且其導(dǎo)通時間為半個周期，此時，高壓功率管Ml消耗的瞬態(tài)功率也就是在幾十豪瓦，平均功率大大減少；同時，避免了由于窄脈沖控制方式而導(dǎo)致其導(dǎo)通時間和導(dǎo)通電流很短的現(xiàn)象，使高壓電平位移電路和高壓驅(qū)動電路在高頻和高壓下抗干擾能力大大增強(qiáng)，能承受更高的半橋輸入dV/dT而產(chǎn)生的電流。從結(jié)構(gòu)上來看，只使用了一個高壓功率管，因而大大減少了電路版圖面積；也不用復(fù)雜的電路去做恢復(fù)電路，上管高壓驅(qū)動器變得很簡潔，同時最大限度的減少了上管驅(qū)動的版圖面積。同時通過電流鏡將恒定的電流源從高壓功率管的源極輸入，從而將在高壓電平轉(zhuǎn)換電路中的高壓功率管的工作電路恒定，不受工藝、溫度和高壓電源的影響，整個電路系統(tǒng)工作的穩(wěn)定性高，由于是電流?？刂疲鬼憫?yīng)速度和在寄生情況下的抗干擾能力大大提聞。如圖8所示，基于上述單脈沖高壓電平位移及上管驅(qū)動電路的控制方法的具體工作過程如下:工作開始第一階段Wl為下管Q2驅(qū)動信號LO為高電平時，上管Ql驅(qū)動信號HO為低電平。此時，如圖6，半橋輸出點連接至地(GND)，二極管Dl導(dǎo)通，供電電壓VCC對自舉電容Cboot充電到VCC (忽略二極管Dl導(dǎo)通電壓Vd)。在此期間，上管驅(qū)動輸入信號HIN為低電平，開關(guān)PMOS管SI導(dǎo)通，使恒定的電流源3流過開關(guān)PMOS管SI，再經(jīng)由第一電流鏡2使恒定的電流源3流入高壓電平位移支路103中的高壓功率管Ml，此時，高壓功率管Ml導(dǎo)通有電流流過并經(jīng)過第二電流鏡，在上管高壓驅(qū)動器104的第一電阻Rl產(chǎn)生壓降，對浮地電壓為高電平，經(jīng)過由級聯(lián)的奇數(shù)級反相器構(gòu)成的上管高壓驅(qū)動器104后得到上管Ql驅(qū)動信號對浮地電壓為低信號，即上管Ql的驅(qū)動信號HO與上管驅(qū)動輸入信號HIN是同相的，使上管Ql維持不通。此階段高壓電平位移支路中的高壓功率管Ml導(dǎo)通，其漏端電壓Vl為低電壓，約為供電電壓VCC，通過其電流為恒定小電流，一般為微安級，如200 500微安，其導(dǎo)通時間為半個周期，由于供電電壓VCC供電的電流值僅幾百微安，因此，高壓功率管Ml的功耗非常小，為毫瓦級。接下來的第二階段W2為下管Q2關(guān)斷、上管Ql還未導(dǎo)通的死區(qū)時間里。此時，如圖6，對應(yīng)的上管驅(qū)動輸入信號HIN為電平低，對應(yīng)的下管驅(qū)動輸入信號LIN為低電平，此時高壓電平位移支路中的高壓功率管Ml仍然導(dǎo)通，有電流流過，如果半橋輸出電感的電流紋波最小值大于零，即電感電流方向不變(所述電感電流方向為從半橋輸出點HB通過電感流向負(fù)載的方向)，則正供電電壓VB仍維持為低電壓，即為供電電壓VCC，則高壓功率管Ml的功耗仍與工作開始第一階段一樣，為毫瓦級；如果半橋輸出電感的電流紋波最小值小于零，即電感電流方向改變(所述電感電流方向從負(fù)載通過電感流向半橋輸出點HB)，則正供電電壓VB上升到為(HV+VCC)，此時，正供電電壓VB為高電壓，高壓電平位移支路的瞬態(tài)功耗為(取+￥(:0\如11186，平均功耗為(HV+VCC) XIpulseXTd/T(Td/T為死區(qū)時間Td占周期T的比例)，如果(HV+VCC) % 600V, Ipulse = 0.3mA (毫安)，所述Td/T為10%，則高壓電平位移支路的瞬態(tài)功耗為180毫瓦，平均功耗為18毫瓦。這個功耗引起的溫升很小，也不會瞬態(tài)燒壞高壓功率管Ml。接下來的第三階段W3為下管Q2關(guān)斷、上管Ql導(dǎo)通。此時，如圖6，下管Q2驅(qū)動信號LO為低電平，下管Q2不導(dǎo)通，上管Ql的驅(qū)動信號HO對浮地電壓為高電平，上管Ql導(dǎo)通，浮地電壓很快上升到控制半橋電路的輸入高壓HV，自舉電容Cboot的電壓不能突變，維持在供電電壓VCC的數(shù)值上，于是二極管Dl反向不通，正供電電壓VB為(HB+VCC)，在此期間，上管驅(qū)動輸入信號HIN為高電平，電壓控制脈沖發(fā)生器102不工作，沒有電流從高壓電平位移支路103中的高壓功率管Ml的源極流走，因此，高壓功率管Ml不導(dǎo)通，此時，盡管高壓電平位移支路103中的漏極電壓VB為輸入電壓HV，電壓很高，但是高壓功率管Ml由于沒有電流流過而使其功耗為零。接下來的第四階段W4為上管Ql關(guān)斷、下管Q2還未導(dǎo)通的死區(qū)時間。此時，如圖
6,上管Ql的驅(qū)動信號HO為低電平，因此上管Ql不導(dǎo)通，下管Q2的驅(qū)動信號LO也為低電平，因此下管Q2也不導(dǎo)通。由于第三階段電感在勵磁，現(xiàn)在上管Ql和下管Q2均關(guān)斷，電流不能突變，仍然從半橋輸出點通過電感流向負(fù)載，下管Q2的寄生體二極管DB續(xù)流(上管Ql也有寄生體二極管DA)，從而半橋輸出點HB下降為-Vd，因此正供電電壓VB的大小與供電電壓VCC相同(忽略二極管Dl壓降Vd)。由于上管驅(qū)動輸入信號HIN為低電平，高壓電平位移支路中的高壓功率管Ml導(dǎo)通且有電流流過，但是由于高壓功率管Ml的瞬態(tài)功耗同第二階段一樣為毫安級，很小，對系統(tǒng)幾乎無影響。接下來重復(fù)第一階段，周而復(fù)始。
由單脈沖高壓電平位移及上管驅(qū)動電路的控制方法的具體工作過程可以得到:上管高壓驅(qū)動器104控制的上管Ql截止時高壓電平位移支路103控制的電平位移高壓功率管同步導(dǎo)通，同時下管驅(qū)動器100控制的下管Q2導(dǎo)通；上管高壓驅(qū)動器104控制的上管Ql導(dǎo)通時高壓電平位移支路103控制的電平位移高壓功率管同步截止，同時下管驅(qū)動器100控制的下管Q2截止。所述高壓功率管Ml的電平位移導(dǎo)通時間為半個周期(一個周期為T)，且上管Ql和下管Q2的門極驅(qū)動信號之間有死區(qū)時間。由于上管Ql和下管Q2的門極驅(qū)動信號之間有死區(qū)時間Td，防止上管Ql和下管Q2同時導(dǎo)通而出現(xiàn)共通情形。并且，該控制方法大大增加了所述高壓功率管Ml脈沖控制的寬度和導(dǎo)通時間長，為半個周期，避免了其導(dǎo)通時間很短和導(dǎo)通電流小的問題，從而大大提高了抗擾能力。
從上述分析可以得出，為了減少高壓電平轉(zhuǎn)換電路中過高的功耗問題，以往的解決方案大都是雙脈沖控制高壓驅(qū)動位移電平電路，本發(fā)明的單脈沖高壓驅(qū)動電路通過使用單脈沖控制的巧妙設(shè)計，實現(xiàn)了高壓電平位移；所用高壓功率管從兩個減少為一個，使高壓功率管的面積大大減少；高壓功率管導(dǎo)通時，通過高壓功率管的電流為恒流控制方式，限制了功耗，而且消耗的功耗及電流不隨工藝、溫度和高壓電源改變而變換，大大提高了此高壓電平位移支路的穩(wěn)定性，并且由于高壓功率管的電流為電流模式的控制，使高壓電平位移支路和上管高壓驅(qū)動電路的抗干擾能力在不需要額外處理電路的情況下仍然很強(qiáng)。 本發(fā)明雖然以半橋驅(qū)動電路為示例，但是高壓電平位移及上管驅(qū)動電路同樣適用于全橋電路。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定權(quán)利要求，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.根據(jù)權(quán)利要求1所述的單脈沖高壓電平位移及上管驅(qū)動電路，其特征在于，包括: 電壓控制脈沖發(fā)生器，用于通過接收上管驅(qū)動輸入信號而產(chǎn)生輸出信號電路脈沖； 高壓電平位移支路，用于通過接收輸出信號電路脈沖而產(chǎn)生驅(qū)動電壓； 上管高壓驅(qū)動器，用于通過接收驅(qū)動電壓而產(chǎn)生驅(qū)動上管工作的門極驅(qū)動信號。
2.根據(jù)權(quán)利要求1所述的單脈沖高壓電平位移及上管驅(qū)動電路，其特征在于，所述電壓控制脈沖發(fā)生器由開關(guān)PMOS管、電流源和第一電流鏡構(gòu)成，其中:上管驅(qū)動輸入信號連接至開關(guān)PMOS管的柵極，開關(guān)PMOS管的源漏極分別連接至電流源的一端和第一電流鏡的一端，電流源的另一端連接所述供電電壓，第一電流鏡的另一端連接至高壓電平位移支路輸入端。
3.根據(jù)權(quán)利要求1所述的單脈沖高壓電平位移及上管驅(qū)動電路，其特征在于，高壓電平位移支路由高壓功率管、第十四晶體管、第二電流鏡及第一電阻構(gòu)成，其中:高壓功率管的第一端為高壓電平位移支路輸入端，其第二端連接至參考電壓，其第三端與第十四晶體管的漏極和第二電流鏡的第一端連接，第十四晶體管的源極與第二電流鏡的第二端連接至正供電電壓，第十四晶 體管的柵極接受上管高壓驅(qū)動器中消隱器的輸出，第二電流鏡的第三端連接到第一電阻的一端，第一電阻的另一端連接到半橋輸出點，所述半橋輸出點與浮地連接。
4.根據(jù)權(quán)利要求3所述的單脈沖高壓電平位移及上管驅(qū)動電路，其特征在于，上管高壓驅(qū)動器由濾波器、消隱器和至少三級級聯(lián)的奇數(shù)級反相器構(gòu)成，所述三級級聯(lián)的奇數(shù)級反相器由第一級反相器，第二級反相器和第三級反相器構(gòu)成； 濾波器連接在第一級反相器的輸入和半橋輸出點之間； 消隱器的第一端與第二級反相器的輸入連接，其第二端與半橋輸出點連接，其第三端與第二級反相器的輸出連接，其第四端與第十四晶體管的柵極連接，其第五端與第二電流鏡的第二端連接。
5.根據(jù)權(quán)利要求4所述的單脈沖高壓電平位移及上管驅(qū)動電路，其特征在于，所述級聯(lián)的奇數(shù)級反相器由第一級反相器，第二級反相器、第三級反相器、第四級反相器和第五級反相器構(gòu)成，第一級反相器包括第四晶體管和第五晶體管，第四晶體管的柵極和第五晶體管的柵極連接為第一級反相器的輸入、第四晶體管的漏極和第五晶體管的漏極連接為第一級反相器的輸出；第二反相器包括第六晶體管和第七晶體管，第六晶體管的柵極和第七晶體管的柵極連接為第二級反相器的輸入、第六晶體管的漏極和第七晶體管的漏極連接為第二級反相器的輸出；第三級反相器包括第八晶體管和第九晶體管，第八晶體管的柵極和第九晶體管的柵極連接為第三級反相器的輸入、第八晶體管的漏極和第九晶體管的漏極連接為第三級反相器的輸出；第四級反相器包括第十晶體管和第十一晶體管，第十晶體管的柵極和第十一晶體管的柵極連接為第四級反相器的輸入、第十晶體管的漏極和第十一晶體管的漏極連接為第四級反相器的輸入和輸出；第五級反相器包括第十二晶體管和第十三晶體管，第十二晶體管的柵極和第十三晶體管的柵極連接為第五級反相器的輸入、第十二晶體管的漏極和第十三晶體管的漏極連接為第五級反相器的輸出；各級反相器通過其輸出與下級反相器的輸入連接，其中，第二電流鏡的第三端連接至第一級反相器的輸入，第五級反相器的輸出為上管高壓驅(qū)動器的輸出并連接至上管門極驅(qū)動輸入端，第四晶體管的源極、第六晶體管的源極、第八晶體管的源極、第十晶體管的源極和第十二晶體管的源極相連接至正供電電壓，第五晶體管的源極、第七晶體管的源極、第九晶體管的源極、第十一晶體管的源極和第十三晶體管的源極相連接至浮地。
6.根據(jù)權(quán)利要求3至5中任一項所述的單脈沖高壓電平位移及上管驅(qū)動電路，其特征在于，所述第二電流鏡由第二晶體管和第三晶體管構(gòu)成；其中，第二晶體管的柵極連接至第三晶體管的柵極，且與第二電流鏡的第一端連接；所述第二電流鏡的第一端為漏極，其第二端為源極，其第三端為第三晶體管的漏極。
7.根據(jù)權(quán)利要求4所述的單脈沖高壓電平位移及上管驅(qū)動電路，其特征在于，消隱器由第二電阻、第一電容和二輸入與非門構(gòu)成，其中，第二電阻的一端為消隱器的第一端，第二電阻的另一端分別連接至二輸入與非門的第一端和第一電容上極板，二輸入與非門的第二端為消隱器的第二端，二輸入與非門的第三端為消隱器的第三端，二輸入與非門的第四端為消隱器的第四端，二輸入與非門的第五端為消隱器的第五端。
8.根據(jù)權(quán)利要求3所述的單脈沖高壓電平位移及上管驅(qū)動電路，其特征在于，高壓功率管的第一端為受控電流源，通過高壓功率管的第一端實現(xiàn)高壓電平位移支路的電流模式控制。
9.根據(jù)權(quán)利要求8所述的單脈沖高壓電平位移及上管驅(qū)動電路，其特征在于，所述高壓功率管為高壓金屬氧化物半導(dǎo)體場效應(yīng)管時，其第一端、第二端和第三端分別對應(yīng)于源極、柵極、漏極；若所述高壓功率管為高壓三極管時，其第一端、第二端和第三端分別對應(yīng)于發(fā)射極、基極、集電極；若所述高壓功率管為絕緣柵雙極型晶體管時，其第一端、第二端和第三端分別對應(yīng)于發(fā)射極、門極、集電極。
10.一種單脈沖高壓電平位移及上管驅(qū)動電路的控制方法，其特征在于，包括:上管高壓驅(qū)動器控制的上管截止時高壓電平位移支路控制的電平位移高壓功率管同步導(dǎo)通，同時下管驅(qū)動器控制的下管導(dǎo)通；上管高壓驅(qū)動器控制的上管導(dǎo)通時高壓電平位移支路控制的電平位移高壓功率管同步截止，同時下管驅(qū)動器控制的下管截止；其中，所述高壓電平位移支路的電平位移 導(dǎo)通時間為半個周期，且上管和下管的門極驅(qū)動信號之間有死區(qū)時間。
全文摘要
本發(fā)明提供了一種單脈沖高壓電平位移及上管驅(qū)動電路，該電路包括電壓控制脈沖發(fā)生器，用于通過接收上管驅(qū)動輸入信號而產(chǎn)生輸出信號電路脈沖；高壓電平位移支路，用于通過接收輸出信號電路脈沖而產(chǎn)生驅(qū)動電壓；上管高壓驅(qū)動器，用于通過接收驅(qū)動電壓而產(chǎn)生驅(qū)動上管工作的門極驅(qū)動信號。本發(fā)明還提供一種控制方法，采用此發(fā)明可以減少芯片面積及解決高壓功率管柵極窄脈沖控制的高壓電平位移電路存在的功耗和抗干擾能力差等問題。
文檔編號H03K19/0185GK103107803SQ201210174748
公開日2013年5月15日 申請日期2012年5月30日 優(yōu)先權(quán)日2012年5月30日
發(fā)明者鄧云飛 申請人:鄧云飛