電壓跟隨器放大器的制造方法
【專利摘要】本發(fā)明提供一種電壓跟隨器放大器。該放大器電路包括第一晶體管、第二晶體管和第三晶體管。該第一晶體管的柵極將輸入信號(hào)接收至該放大器。第二晶體管的漏極端子連接于第一源極端子。第二晶體管的源極端子連接于第一供電節(jié)點(diǎn)。第三晶體管的柵極端子經(jīng)由第一節(jié)點(diǎn)連接于第一晶體管的漏極端子。第三晶體管的漏極端子連接于第二供電節(jié)點(diǎn)。第三晶體管的源極端子通過(guò)第二節(jié)點(diǎn)連接于第二晶體管的柵極端子。該放大器包括連接在第二節(jié)點(diǎn)與第一供電節(jié)點(diǎn)之間的第一電流偏置。該放大器包括連接在第一節(jié)點(diǎn)與第二供電節(jié)點(diǎn)之間的第二電流偏置。
【專利說(shuō)明】
電壓跟隨器放大器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電壓跟隨器放大器。

【背景技術(shù)】
[0002]集成電路工藝的發(fā)展導(dǎo)致了供電電壓的持續(xù)減小。減小供電電壓降低了集成電路的功耗。減小的供電電壓還有助于防止可能伴隨柵極氧化層厚度減小而發(fā)生的氧化層擊穿。在便攜式/移動(dòng)電子設(shè)備(如手機(jī)、智能電話、個(gè)人數(shù)字助理和個(gè)人平板電腦)中，降低的集成電路功耗尤其重要?？捎糜谳^低功率和/或較低的電源電壓操作的電路可用于高性能集成電路的設(shè)計(jì)。


【發(fā)明內(nèi)容】

[0003]因此，本發(fā)明的一個(gè)實(shí)施例包括一種放大器電路，包括:具有第一柵極端子、第一源極端子和第一漏極端子的第一晶體管。該第一柵極端子將輸入信號(hào)接收至該放大器。該放大器包括具有第二柵極端子、第二源極端子和第二漏極端子的第二晶體管。該第二漏極端子連接于該第一源極端子。該第二源極端子連接于第一供電節(jié)點(diǎn)。該放大器包括具有第三柵極端子、第三源極端子和第三漏極端子的第三晶體管。該第三柵極端子通過(guò)第一節(jié)點(diǎn)連接于第一漏極端子。該第三漏極端子連接于第二供電節(jié)點(diǎn)。該第三源極端子通過(guò)第二節(jié)點(diǎn)連接于第二柵極端子。該放大器包括連接在該第二節(jié)點(diǎn)與該第一供電節(jié)點(diǎn)之間的第一電流偏置。該放大器包括連接在該第一節(jié)點(diǎn)與該第二供電節(jié)點(diǎn)之間的第二電流偏置。
[0004]因此，本發(fā)明的一個(gè)實(shí)施例可進(jìn)一步包括一種放大器，包括:具有第一柵極端子、第一源極端子和第一漏極端子的第一 P型溝道場(chǎng)效應(yīng)晶體管(PFET)。該第一柵極端子將輸入信號(hào)接收至該放大器。該第一源極端子連接于提供該放大器輸出信號(hào)的輸出節(jié)點(diǎn)。該第一漏極端子連接于第一節(jié)點(diǎn)。該放大器包括具有第二柵極端子、第二源極端子和第二漏極端子的第二PFET。該第二漏極端子連接于該輸出節(jié)點(diǎn)。該第二源極端子連接于正極供電節(jié)點(diǎn)。該第二柵極端子連接于第二節(jié)點(diǎn)。該放大器包括具有第三柵極端子、第三源極端子和第三漏極端子的第三PFET。該第三柵極端子連接于該第一節(jié)點(diǎn)。該第三漏極端子連接于負(fù)極供電節(jié)點(diǎn)。該第三源極端子連接于該第二節(jié)點(diǎn)。該放大器包括第一電流偏置，以將第一偏置電流從該正極供電節(jié)點(diǎn)傳導(dǎo)至該第二節(jié)點(diǎn)。該放大器包括第二電流偏置，以將第二偏置電流從該第一節(jié)點(diǎn)傳導(dǎo)至該負(fù)極供電節(jié)點(diǎn)。
[0005]因此，本發(fā)明的一個(gè)實(shí)施例可進(jìn)一步包括一種放大器，包括:具有第一柵極端子、第一源極端子和第一漏極端子的第一 η型溝道場(chǎng)效應(yīng)晶體管(NFET)。該第一柵極端子將輸入信號(hào)接收至該放大器。該第一源極端子連接于提供該放大器的輸出信號(hào)的輸出節(jié)點(diǎn)。該第一漏極端子連接于第一節(jié)點(diǎn)。該放大器包括具有第二柵極端子、第二源極端子和第二漏極端子的第二NFET。該第二漏極端子連接于該輸出節(jié)點(diǎn)。該第二源極端子連接于負(fù)極供電節(jié)點(diǎn)。該第二柵極端子連接于第二節(jié)點(diǎn)。該放大器包括具有第三柵極端子、第三源極端子和第三漏極端子的第三NFET。該第三柵極端子連接于該第一節(jié)點(diǎn)。該第三漏極端子連接于正極供電節(jié)點(diǎn)。第三源極端子連接于該第二節(jié)點(diǎn)。該放大器包括第一電流偏置，以將第一偏置電流從該第二節(jié)點(diǎn)傳導(dǎo)至該負(fù)極供電節(jié)點(diǎn)。該放大器包括第二電流偏置，以將第二偏置電流從該正極供電節(jié)點(diǎn)傳導(dǎo)至該第一節(jié)點(diǎn)。

【專利附圖】

【附圖說(shuō)明】
[0006]圖1為超源極跟隨器的P型溝道FET實(shí)現(xiàn)的電路圖。
[0007]圖2為超源極跟隨器的η型溝道FET實(shí)現(xiàn)的電路圖。
[0008]圖3為超源極跟隨器的場(chǎng)效應(yīng)晶體管偏置的P型溝道FET實(shí)現(xiàn)的電路圖。
[0009]圖4為超源極跟隨器的場(chǎng)效應(yīng)晶體管偏置的η型溝道FET實(shí)現(xiàn)的電路圖。
[0010]圖5為計(jì)算機(jī)系統(tǒng)的框圖。

【具體實(shí)施方式】
[0011]圖1為超源極跟隨器的P型溝道FET實(shí)現(xiàn)的電路圖。在圖1中，源極跟隨器100包括P型溝道場(chǎng)效應(yīng)晶體管(PFET) 101、PFET102、PFET103、電流偏置104以及電流偏置105。電流偏置105的第一端子連接于第一節(jié)點(diǎn)111。電流偏置105的第二端子連接于負(fù)極供電電壓Vneg。電流偏置105將偏置電流Ibnl從第一節(jié)點(diǎn)111傳導(dǎo)至負(fù)極供電電壓Vneg。電流偏置104的第一端子連接于正極供電電壓VP()S。電流偏置104的第二端子連接于第二節(jié)點(diǎn)112。電流偏置104將偏置電流Ibpl從正極供電電壓Vptjs傳導(dǎo)至第二節(jié)點(diǎn)112。
[0012]源極跟隨器100的輸入位于節(jié)點(diǎn)Vin。Vin連接于PFET101的柵極。PFET101的漏極連接于第一節(jié)點(diǎn)111。PFET101的源極連接于源極跟隨器100的輸出節(jié)點(diǎn)ν_。PFET102的源極連接于正極供電電壓VP()S。PFET102的漏極連接于Vwt。PFET102的柵極連接于第二節(jié)點(diǎn)112。PFET103的源極連接于第二節(jié)點(diǎn)112。PFET103的柵極連接于第一節(jié)點(diǎn)111。PFET103的漏極連接于負(fù)極供電電壓VMg。
[0013]定性地說(shuō)，當(dāng)PFET101偏置于飽和時(shí)，源極跟隨器100按以下方式運(yùn)作:(I)Vin的電壓上升使PFET101傳導(dǎo)較少的電流；(2)這導(dǎo)致第一節(jié)點(diǎn)111的電壓下降以及輸出節(jié)點(diǎn)(Vtjut)的電壓上升；(3)第一節(jié)點(diǎn)111的較低電壓使PFET103傳導(dǎo)較多的電流；(4)當(dāng)PFET103傳導(dǎo)較多的電流時(shí)，第二節(jié)點(diǎn)112的電壓被減??；(5)第二節(jié)點(diǎn)112減小的電壓使PFET102傳導(dǎo)較多的電流；(6)經(jīng)過(guò)PFET102的增加的電流加劇了輸出節(jié)點(diǎn)Vwt的電壓上升。
[0014]從圖1中應(yīng)當(dāng)理解，PFET101的柵極連接于輸入信號(hào)Vin。PFET101的源極連接于輸出端子vwt。因此，PFET101和PFET102組成了超跨導(dǎo)環(huán)路。該超跨導(dǎo)環(huán)路的等價(jià)跨導(dǎo)等于PFET101和PFET102的跨導(dǎo)與電流偏置105的等價(jià)電阻的乘積。
[0015]在一個(gè)實(shí)施例中，選擇PFET101和PFET102的尺寸(即寬度與長(zhǎng)度之比)以使PFET102的跨導(dǎo)較高，而PFET101的跨導(dǎo)相對(duì)較低。以此方式，PFET101的尺寸可保持較小。PFET101的較小尺寸改進(jìn)(增加)了源極跟隨器100的帶寬，原因在于PFET101的寄生電容相對(duì)較小。
[0016]PFET103和電流偏置104通過(guò)PFET103的柵極至源極電壓來(lái)幫助下移PFET101的漏極電壓。這允許使用較大的PFET102的W/L比率和較小的PFET102的柵極至源極電壓，并仍保證PFET101的工作區(qū)域處于飽和。由于電流偏置105傳導(dǎo)(接近)恒定的DC電流，并且這個(gè)電流為PFET101的漏極至源極電流，因此較低的PFET101的漏極電壓有助于增加輸出信號(hào)擺幅。相應(yīng)地，無(wú)論負(fù)載如何變化，PFET101的跨導(dǎo)可設(shè)置為接近恒定值。如果源極跟隨器100用于反饋回路內(nèi)部，則源極跟隨器100的(接近)恒定的跨導(dǎo)使設(shè)計(jì)穩(wěn)定的反饋回路更加容易。還應(yīng)當(dāng)理解，在某些配置中，第一節(jié)點(diǎn)111可作為電路100的輸出節(jié)點(diǎn)。
[0017]圖2為超源極跟隨器的η型溝道FET實(shí)現(xiàn)的電路圖。在圖2中，源極跟隨器200包括η型溝道場(chǎng)效應(yīng)晶體管(NFET) 201、NFET202、NFET203、電流偏置204以及電流偏置205。電流偏置205的第一端子連接于第一節(jié)點(diǎn)211。電流偏置205的第二端子連接于正極供電電壓VP()S。電流偏置205將偏置電流Ibp2從正極供電電壓Vptjs傳導(dǎo)至第一節(jié)點(diǎn)211。電流偏置204的第一端子連接于負(fù)極供電電壓Vneg。電流偏置204的第二端子連接于第二節(jié)點(diǎn)212。電流偏置204將偏置電流Ibnl從第二節(jié)點(diǎn)212傳導(dǎo)至負(fù)極供電電壓VMg。
[0018]源極跟隨器200的輸入位于節(jié)點(diǎn)Vin。Vin連接于NFET201的柵極。NFET201的漏極連接于第一節(jié)點(diǎn)211。NFET201的源極連接于源極跟隨器200的輸出節(jié)點(diǎn)ν_。NFET202的源極連接于負(fù)極供電電壓Vneg。NFET202的漏極連接于Vwt。NFET202的柵極連接于第二節(jié)點(diǎn)212。NFET203的源極連接于第二節(jié)點(diǎn)212。NFET203的柵極連接于第一節(jié)點(diǎn)211。NFET203的漏極連接于正極供電電壓VP()S。
[0019]定性地說(shuō)，當(dāng)NFET201偏置于飽和時(shí)，源極跟隨器200按以下方式運(yùn)作:(I)Vin的電壓上升使NFET201傳導(dǎo)較多的電流；(2)這導(dǎo)致第一節(jié)點(diǎn)211的電壓下降以及輸出節(jié)點(diǎn)(Vtjut)的電壓上升；(3)第一節(jié)點(diǎn)211的較低電壓使NFET203傳導(dǎo)較少的電流；(4)當(dāng)NFET203傳導(dǎo)較少的電流時(shí)，第二節(jié)點(diǎn)212的電壓被減??；(5)第二節(jié)點(diǎn)212減小的電壓使NFET202傳導(dǎo)較少的電流；(6)經(jīng)過(guò)NFET202的減少的電流加劇了輸出節(jié)點(diǎn)Vwt的電壓上升。
[0020]從圖2中應(yīng)當(dāng)理解，NFET201的柵極連接于輸入信號(hào)Vin。NFET201的源極連接于輸出端子Vwt。因此，NFET201和NFET202組成了超跨導(dǎo)環(huán)路。該超跨導(dǎo)環(huán)路的等價(jià)跨導(dǎo)等于NFET201和NFET202的跨導(dǎo)與電流偏置205的等價(jià)電阻的乘積。
[0021]在一個(gè)實(shí)施例中，選擇NFET201和NFET202的尺寸(即寬度與長(zhǎng)度之比)以使NFET202的跨導(dǎo)較高，而NFET201的跨導(dǎo)相對(duì)較低。以此方式，NFET201的尺寸可保持較小。NFET201的較小尺寸改進(jìn)(增加)了源極跟隨器200的帶寬，原因在于NFET201的寄生電容相對(duì)較小。
[0022]NFET203和電流偏置204通過(guò)NFET203的柵極至源極電壓來(lái)幫助上移NFET201的漏極電壓。這允許使用較大的NFET202的W/L比率和較小的NFET202的柵極至源極電壓，并仍保證NFET201的工作區(qū)域處于飽和。由于電流偏置205傳導(dǎo)(接近)恒定的DC電流，并且這個(gè)電流為NFET201的漏極至源極電流，因此較高的NFET201的漏極電壓有助于增加輸出信號(hào)擺幅。相應(yīng)地，無(wú)論負(fù)載如何變化，NFET201的跨導(dǎo)可設(shè)置為接近恒定值。如果源極跟隨器200用于反饋回路內(nèi)部，則源極跟隨器200 (接近)恒定的跨導(dǎo)使設(shè)計(jì)穩(wěn)定的反饋回路更加容易。還應(yīng)當(dāng)理解，在某些配置中，第一節(jié)點(diǎn)211可作為電路200的輸出節(jié)點(diǎn)。
[0023]圖3為超源極跟隨器的場(chǎng)效應(yīng)晶體管偏置的P型溝道FET實(shí)現(xiàn)的電路圖。在圖3中，源極跟隨器 300 包括 PFET301、PFET302、PFET303、PFET304 以及 NFET305。NFET305 的柵極連接于偏置電壓Vbnl。NFET305的漏極連接于第一節(jié)點(diǎn)311。NFET305的源極連接于負(fù)極供電電壓VMg。Vbnl將NFET305偏置，以從第一節(jié)點(diǎn)311傳導(dǎo)偏置電流Ibnl至負(fù)極供電電壓VnegO可通過(guò)電流鏡配置來(lái)產(chǎn)生偏置電壓Vbnl。PFET304的柵極連接于偏置電壓Vbpl。PFET304的源極連接于正極供電電壓VP()S。PFET304的漏極連接于第二節(jié)點(diǎn)312。Vbpl將PFET304偏置，以從正極供電電壓Vptjs傳導(dǎo)偏置電流Ibpl至第二節(jié)點(diǎn)312?？赏ㄟ^(guò)電流鏡配置來(lái)產(chǎn)生偏置電壓Vbpl。
[0024]源極跟隨器300的輸入位于節(jié)點(diǎn)Vin。Vin連接于PFET301的柵極。PFET301的漏極連接于第一節(jié)點(diǎn)311。PFET301的源極連接于源極跟隨器300的輸出節(jié)點(diǎn)ν_。PFET302的源極連接于正極供電電壓VP()S。PFET302的漏極連接于Vwt。PFET302的柵極連接于第二節(jié)點(diǎn)312。PFET303的源極連接于第二節(jié)點(diǎn)312。PFET303的柵極連接于第一節(jié)點(diǎn)311。PFET303的漏極連接于負(fù)極供電電壓VMg。
[0025]定性地說(shuō)，當(dāng)PFET301偏置于飽和時(shí)，源極跟隨器300按以下方式運(yùn)作:(I)Vin的電壓上升使PFET301傳導(dǎo)較少的電流；(2)這導(dǎo)致第一節(jié)點(diǎn)311的電壓下降以及輸出節(jié)點(diǎn)(Vtjut)的電壓上升；(3)第一節(jié)點(diǎn)311的較低電壓使PFET303傳導(dǎo)較多的電流；(4)當(dāng)PFET303傳導(dǎo)較多的電流時(shí)，第二節(jié)點(diǎn)312的電壓被減?。?5)第二節(jié)點(diǎn)312減小的電壓使PFET302傳導(dǎo)較多的電流；(6)通過(guò)PFET302的增加的電流加劇了輸出節(jié)點(diǎn)Vwt的電壓上升。
[0026]從圖3中應(yīng)當(dāng)理解，PFET301的柵極連接于輸入信號(hào)Vin。PFET301的源極連接于輸出端子Vwt。因此，PFET301和PFET302組成了超跨導(dǎo)環(huán)路。該超跨導(dǎo)環(huán)路的等價(jià)跨導(dǎo)等于PFET301和PFET302的跨導(dǎo)與NFET305的漏極至源極的電阻的乘積。
[0027]在一個(gè)實(shí)施例中，選擇PFET301和PFET302的尺寸(即寬度與長(zhǎng)度之比)以使PFET302的跨導(dǎo)較高，而PFET301的跨導(dǎo)相對(duì)較低。以此方式，PFET301的尺寸可保持較小。PFET301的較小尺寸改進(jìn)(增加)了源極跟隨器300的帶寬，原因在于PFET301的寄生電容相對(duì)較小。
[0028]PFET303和PFET304通過(guò)PFET303的柵極至源極電壓來(lái)幫助下移PFET301的漏極電壓。這允許使用較大的PFET302的W/L比率和較小的PFET302的柵極至源極電壓，并仍保證PFET301的工作區(qū)域處于飽和。由于NFET305傳導(dǎo)(接近)恒定的DC電流，并且這個(gè)電流為PFET301的漏極至源極電流，因此較低的PFET301的漏極電壓有助于增加輸出信號(hào)擺幅。相應(yīng)地，無(wú)論負(fù)載如何變化，PFET301的跨導(dǎo)可設(shè)置為接近恒定值。如果源極跟隨器300用于反饋回路內(nèi)部，則源極跟隨器300 (接近)恒定的跨導(dǎo)使設(shè)計(jì)穩(wěn)定的反饋回路更加容易。還應(yīng)當(dāng)理解，在某些配置中，第一節(jié)點(diǎn)311可作為電路300的輸出節(jié)點(diǎn)。
[0029]圖4為超源極跟隨器的場(chǎng)效應(yīng)晶體管偏置的η型溝道FET實(shí)現(xiàn)的電路圖。在圖4中，源極跟隨器 400 包括 NFET401、NFET402、NFET403、NFET404 以及 PFET405。PFET405 的柵極連接于偏置電壓Vbp2。PFET405的漏極連接于第一節(jié)點(diǎn)411。PFET405的源極連接于正極供電電壓VP()S。Vbp2將PFET405偏置，以從正極供電電壓Vptjs傳導(dǎo)偏置電流Ibp2至第一節(jié)點(diǎn)
411?？赏ㄟ^(guò)電流鏡配置來(lái)產(chǎn)生偏置電壓Vbp2。NFET404的柵極連接于偏置電壓Vbn2。NFET404的源極連接于負(fù)極供電電壓Vneg。NFET404的漏極連接于第二節(jié)點(diǎn)412。Vbn2將NFET404偏置，以從第二節(jié)點(diǎn)412傳導(dǎo)偏置電流Ibnl至負(fù)極供電電壓Vneg。可通過(guò)電流鏡配置來(lái)產(chǎn)生偏置電壓Vbn2。
[0030]源極跟隨器400的輸入位于節(jié)點(diǎn)Vin。Vin連接于NFET401的柵極。NFET401的漏極連接于第一節(jié)點(diǎn)411。NFET401的源極連接于源極跟隨器400的輸出節(jié)點(diǎn)ν_。NFET402的源極連接于負(fù)極供電電壓vneg。NFET402的漏極連接于Vwt。NFET402的柵極連接于第二節(jié)點(diǎn)
412。NFET403的源極連接于第二節(jié)點(diǎn)412。NFET403的柵極連接于第一節(jié)點(diǎn)411。NFET403的漏極連接于正極供電電壓VP()S。
[0031]定性地說(shuō)，當(dāng)NFET401偏置于飽和時(shí)，源極跟隨器400按以下方式運(yùn)作:(I)Vin的電壓上升使NFET401傳導(dǎo)較多的電流；(2)這導(dǎo)致第一節(jié)點(diǎn)411的電壓下降以及輸出節(jié)點(diǎn)(Vtjut)的電壓上升；(3)第一節(jié)點(diǎn)411的較低電壓使NFET403傳導(dǎo)較少的電流；(4)當(dāng)NFET403傳導(dǎo)較少的電流時(shí)，第二節(jié)點(diǎn)412的電壓被減?。?5)第二節(jié)點(diǎn)412的減小的電壓使NFET402傳導(dǎo)較少的電流；(6)通過(guò)NFET402的減少的電流加劇了輸出節(jié)點(diǎn)Vwt的電壓上升。
[0032]從圖4中應(yīng)當(dāng)理解，NFET401的柵極連接于輸入信號(hào)Vin。NFET401的源極連接于輸出端子Vwt。因此，NFET401和NFET402組成了超跨導(dǎo)環(huán)路。該超跨導(dǎo)環(huán)路的等價(jià)跨導(dǎo)等于NFET401和NFET402的跨導(dǎo)與電流偏置405的等價(jià)電阻的乘積。
[0033]在一個(gè)實(shí)施例中，選擇NFET401和NFET402的尺寸(即寬度與長(zhǎng)度之比)以使NFET402的跨導(dǎo)較高，而NFET401的跨導(dǎo)相對(duì)較低。以此方式，NFET401的尺寸可保持較小。NFET401的較小尺寸改進(jìn)(增加)了源極跟隨器400的帶寬，原因在于NFET401的寄生電容相對(duì)較小。
[0034]NFET403和NFET404通過(guò)NFET403的柵極至源極電壓來(lái)幫助上移NFET401的漏極電壓。這允許使用較大的NFET402的W/L比率和較小的NFET402的柵極至源極電壓，并仍保證NFET401的工作區(qū)域處于飽和。由于PFET405傳導(dǎo)(接近)恒定的DC電流，并且這個(gè)電流為NFET401的漏極至源極電流，因此較高的NFET401的漏極電壓有助于增加輸出信號(hào)擺幅。相應(yīng)地，無(wú)論負(fù)載如何變化，NFET401的跨導(dǎo)可設(shè)置為接近恒定值。如果源極跟隨器400用于反饋回路內(nèi)部，則源極跟隨器400 (接近)恒定的跨導(dǎo)使設(shè)計(jì)穩(wěn)定的反饋回路更加容易。還應(yīng)當(dāng)理解，在某些配置中，第一節(jié)點(diǎn)411可作為電路400的輸出節(jié)點(diǎn)。
[0035]應(yīng)當(dāng)理解，源極跟隨器100、200、300和400可被設(shè)計(jì)以同時(shí)實(shí)現(xiàn)高跨導(dǎo)、低輸出阻抗(例如小于I歐姆)、高帶寬和大的輸出信號(hào)擺幅。這可與實(shí)現(xiàn)20至200歐姆范圍的輸出阻抗并具有被限制于較小電壓范圍內(nèi)的輸出信號(hào)擺幅的“翻轉(zhuǎn)電壓跟隨器”形成對(duì)照。
[0036]上述電路、系統(tǒng)和設(shè)備可在計(jì)算機(jī)系統(tǒng)中實(shí)現(xiàn)，或由計(jì)算機(jī)系統(tǒng)存儲(chǔ)。上述電路的描述還可存儲(chǔ)于計(jì)算機(jī)可讀介質(zhì)中。本文描述的設(shè)備、電路和系統(tǒng)可以利用本領(lǐng)域可用的計(jì)算機(jī)輔助設(shè)計(jì)工具來(lái)實(shí)現(xiàn)，并通過(guò)包含該電路軟件描述的計(jì)算機(jī)可讀文件來(lái)體現(xiàn)。這包括但不限于源極跟隨器100、源極跟隨器200、源極跟隨器300和源極跟隨器400中的一個(gè)或多個(gè)元件及其組件。這些軟件描述可以是:行為、寄存器傳送、邏輯組件、晶體管和布局幾何級(jí)描述。此外，該軟件描述可存儲(chǔ)于存儲(chǔ)媒體或通過(guò)載波來(lái)傳遞。
[0037]可實(shí)現(xiàn)該描述的數(shù)據(jù)格式包括但不限于:支持諸如C的行為語(yǔ)言的格式、支持諸如Verilog和VHDL的寄存器傳送級(jí)(RTL)語(yǔ)言的格式、支持幾何描述語(yǔ)言(諸如⑶SI1、⑶SII1、⑶SIV、CIF和MEBES)的格式、以及其他合適的格式和語(yǔ)言。此外，可電子化完成這些機(jī)器可讀媒體上的文件在互聯(lián)網(wǎng)中通過(guò)各種媒介的數(shù)據(jù)傳送，例如通過(guò)電子郵件。注意，物理文件可被實(shí)現(xiàn)于機(jī)器可讀媒體上，如4mm磁帶、8mm磁帶、3-1/2英寸軟盤媒體、⑶、DVD
坐寸ο
[0038]圖5說(shuō)明了計(jì)算機(jī)系統(tǒng)的框圖。計(jì)算機(jī)系統(tǒng)500包括通信接口 520、處理系統(tǒng)530、存儲(chǔ)系統(tǒng)540以及用戶接口 560。處理系統(tǒng)530可操作地耦合于存儲(chǔ)系統(tǒng)540。存儲(chǔ)系統(tǒng)540存儲(chǔ)軟件550和數(shù)據(jù)570。存儲(chǔ)系統(tǒng)540可包括源極跟隨器100、源極跟隨器200、源極跟隨器300和/或源極跟隨器400中的一個(gè)或多個(gè)。處理系統(tǒng)530可操作地耦合于通信接口 520和用戶接口 560。計(jì)算機(jī)系統(tǒng)500可包括編程的通用計(jì)算機(jī)。計(jì)算機(jī)系統(tǒng)500可包括微處理器。計(jì)算機(jī)系統(tǒng)500可包括可編程或?qū)Ｓ秒娐?。?jì)算機(jī)系統(tǒng)500可分布于共同包含元件520-570的多個(gè)設(shè)備、處理器、存儲(chǔ)器和/或接口中。
[0039]通信接口 520可包括網(wǎng)絡(luò)接口、調(diào)制解調(diào)器、端口、總線、鏈路、收發(fā)器或其他通信設(shè)備。通信接口 520可分布于多個(gè)通信設(shè)備。處理系統(tǒng)530可包括微處理器、微控制器、邏輯電路或其他處理設(shè)備。處理系統(tǒng)530可分布于多個(gè)處理設(shè)備。用戶接口 560可包括鍵盤、鼠標(biāo)、語(yǔ)音識(shí)別接口、麥克風(fēng)和揚(yáng)聲器、圖形顯示器、觸摸屏或其他類型的用戶接口設(shè)備。用戶接口 560可分布于多個(gè)接口設(shè)備。存儲(chǔ)系統(tǒng)540可包括磁盤、磁帶、集成電路、RAM、ROM、EEPR0M、閃速存儲(chǔ)器、網(wǎng)絡(luò)存儲(chǔ)器、服務(wù)器或其他存儲(chǔ)器功能。存儲(chǔ)系統(tǒng)540可包括計(jì)算機(jī)可讀介質(zhì)。存儲(chǔ)系統(tǒng)540可分布于多個(gè)存儲(chǔ)設(shè)備。
[0040]處理系統(tǒng)530檢索并執(zhí)行來(lái)自存儲(chǔ)系統(tǒng)540的軟件550。處理系統(tǒng)可檢索和存儲(chǔ)數(shù)據(jù)570。處理系統(tǒng)還可經(jīng)由通信接口 520檢索和存儲(chǔ)數(shù)據(jù)。處理系統(tǒng)550可建立或修改軟件550或數(shù)據(jù)570以獲得有形的結(jié)果。處理系統(tǒng)可控制通信接口 520或用戶接口 560以獲得有形的結(jié)果。處理系統(tǒng)可經(jīng)由通信接口 520檢索和執(zhí)行遠(yuǎn)程存儲(chǔ)的軟件。
[0041]軟件550和遠(yuǎn)程存儲(chǔ)的軟件可包括操作系統(tǒng)、實(shí)用工具、驅(qū)動(dòng)、網(wǎng)絡(luò)軟件以及其他典型地由計(jì)算機(jī)系統(tǒng)執(zhí)行的軟件。軟件550可包括應(yīng)用程序、小應(yīng)用程序、固件、或其他形式的典型地由計(jì)算機(jī)系統(tǒng)執(zhí)行的機(jī)器可讀的處理指令。當(dāng)由處理系統(tǒng)530執(zhí)行時(shí)，軟件550或遠(yuǎn)程存儲(chǔ)的軟件可指示計(jì)算機(jī)系統(tǒng)500依本文的描述來(lái)操作。
[0042]本發(fā)明的在前描述已經(jīng)出于說(shuō)明和描述的目的而被展示。其并非意在窮舉或?qū)⒈景l(fā)明限制于所公開的確切形式，根據(jù)以上教導(dǎo)，也可存在其他修改和變型。該實(shí)施例被選擇和描述，是為了以最佳方式解釋本發(fā)明的原理及其實(shí)際應(yīng)用，進(jìn)而使本領(lǐng)域技術(shù)其他人員能夠以適用于所考慮的特定用途的多種實(shí)施例和多種修改來(lái)最佳地利用本發(fā)明。期望的是，所附權(quán)利要求被解釋為包括除現(xiàn)有技術(shù)所限制的范圍之外的本發(fā)明的其他可選實(shí)施例。
【權(quán)利要求】
1.一種放大器電路，包括: 具有第一柵極端子、第一源極端子和第一漏極端子的第一晶體管，所述第一柵極端子將輸入信號(hào)接收至所述放大器； 具有第二柵極端子、第二源極端子和第二漏極端子的第二晶體管，所述第二漏極端子連接于所述第一源極端子，所述第二源極端子連接于第一供電節(jié)點(diǎn)；以及 具有第三柵極端子、第三源極端子和第三漏極端子的第三晶體管，所述第三柵極端子經(jīng)由第一節(jié)點(diǎn)連接于所述第一漏極端子，所述第三漏極端子連接于第二供電節(jié)點(diǎn)，所述第三源極端子經(jīng)由第二節(jié)點(diǎn)連接于所述第二柵極端子，第一電流偏置連接在所述第二節(jié)點(diǎn)與所述第一供電節(jié)點(diǎn)之間，第二電流偏置連接在所述第一節(jié)點(diǎn)與所述第二供電節(jié)點(diǎn)之間。
2.根據(jù)權(quán)利要求1的放大器，其中所述第一源極端子提供所述放大器的輸出信號(hào)。
3.根據(jù)權(quán)利要求1的放大器，其中所述第一晶體管、所述第二晶體管以及所述第三晶體管為η型溝道場(chǎng)效應(yīng)晶體管。
4.根據(jù)權(quán)利要求1的放大器，其中所述第一晶體管、所述第二晶體管以及所述第三晶體管為P型溝道場(chǎng)效應(yīng)晶體管。
5.根據(jù)權(quán)利要求1的放大器，其中所述第一電流偏置包括第一恒流源元件。
6.根據(jù)權(quán)利要求5的放大器，其中所述第一恒流源元件包括具有第四柵極端子、第四源極端子和第四漏極端子的第四晶體管，所述第四柵極端子接收第一偏置電壓，所述第四源極端子連接于所述第一供電節(jié)點(diǎn)，以及所述第四漏極端子連接于所述第二節(jié)點(diǎn)。
7.根據(jù)權(quán)利要求6的放大器，其中所述第二電流偏置包括第二恒流源元件。
8.根據(jù)權(quán)利要求7的放大器，其中所述第二恒流源元件包括具有第五柵極端子、第五源極端子和第五漏極端子的第五晶體管，所述第五柵極端子接收第二偏置電壓，所述第五源極端子連接于所述第二供電節(jié)點(diǎn)，以及所述第五漏極端子連接于所述第一節(jié)點(diǎn)。
9.一種放大器，包括: 具有第一柵極端子、第一源極端子和第一漏極端子的第一 P型溝道場(chǎng)效應(yīng)晶體管PFET，所述第一柵極端子將輸入信號(hào)接收至所述放大器，所述第一源極端子連接于提供所述放大器的輸出信號(hào)的輸出節(jié)點(diǎn)，所述第一漏極端子連接于第一節(jié)點(diǎn)； 具有第二柵極端子、第二源極端子和第二漏極端子的第二 PFET，所述第二漏極端子連接于所述輸出節(jié)點(diǎn)，所述第二源極端子連接于正極供電節(jié)點(diǎn)，所述第二柵極端子連接于第二節(jié)點(diǎn)； 具有第三柵極端子、第三源極端子和第三漏極端子的第三PFET，所述第三柵極端子連接于所述第一節(jié)點(diǎn)，所述第三漏極端子連接于負(fù)極供電節(jié)點(diǎn)，所述第三源極端子連接于所述第二節(jié)點(diǎn)； 第一電流偏置，其將第一偏置電流從所述正極供電節(jié)點(diǎn)傳導(dǎo)至所述第二節(jié)點(diǎn)；以及 第二電流偏置，其將第二偏置電流從所述第一節(jié)點(diǎn)傳導(dǎo)至所述負(fù)極供電節(jié)點(diǎn)。
10.根據(jù)權(quán)利要求9的放大器，其中所述第一電流偏置包括第一恒流源元件，且所述第二電流偏置包括第二恒流源元件。
11.根據(jù)權(quán)利要求5的放大器，其中所述第一恒流源元件包括具有第四柵極端子、第四源極端子和第四漏極端子的第四PFET，所述第四柵極端子接收第一偏置電壓，所述第四源極端子連接于所述正極供電節(jié)點(diǎn)，以及所述第四漏極端子連接于所述第二節(jié)點(diǎn)。
12.根據(jù)權(quán)利要求5的放大器，其中所述第二恒流源元件包括具有第四柵極端子、第四源極端子和第四漏極端子的η型溝道場(chǎng)效應(yīng)晶體管NFET，所述第四柵極端子接收第一偏置電壓，所述第四源極端子連接于所述負(fù)極供電節(jié)點(diǎn)，而所述第四漏極端子連接于所述第一節(jié)點(diǎn)。
13.根據(jù)權(quán)利要求5的放大器，其中所述第一恒流源元件包括具有第四柵極端子、第四源極端子和第四漏極端子的第四PFET，所述第四柵極端子接收第一偏置電壓，所述第四源極端子連接于所述正極供電節(jié)點(diǎn)，以及所述第四漏極端子連接于所述第二節(jié)點(diǎn)，所述第二恒流源元件包括具有第五柵極端子、第五源極端子和第五漏極端子的η型溝道場(chǎng)效應(yīng)晶體管NFET，所述第五柵極端子接收第二偏置電壓，所述第五源極端子連接于所述負(fù)極供電節(jié)點(diǎn)，以及所述第五漏極端子連接于所述第一節(jié)點(diǎn)。
14.一種放大器,包括: 具有第一柵極端子、第一源極端子和第一漏極端子的第一 η型溝道場(chǎng)效應(yīng)晶體管NFET,所述第一柵極端子將輸入信號(hào)接收至所述放大器，所述第一源極端子連接于提供所述放大器的輸出信號(hào)的輸出節(jié)點(diǎn)，所述第一漏極端子連接于第一節(jié)點(diǎn)； 具有第二柵極端子、第二源極端子和第二漏極端子的第二 NFET，所述第二漏極端子連接于所述輸出節(jié)點(diǎn)，所述第二源極端子連接于負(fù)極供電節(jié)點(diǎn)，所述第二柵極端子連接于第二節(jié)點(diǎn)； 具有第三柵極端子、第三源極端子和第三漏極端子的第三NFET，所述第三柵極端子連接于所述第一節(jié)點(diǎn)，所述第三漏極端子連接于正極供電節(jié)點(diǎn)，所述第三源極端子連接于所述第二節(jié)點(diǎn)； 第一電流偏置，其將第一偏置電流從所述第二節(jié)點(diǎn)傳導(dǎo)至所述負(fù)極供電節(jié)點(diǎn)； 第二電流偏置，其將第二偏置電流從所述正極供電節(jié)點(diǎn)傳導(dǎo)至所述第一節(jié)點(diǎn)。
15.根據(jù)權(quán)利要求14的放大器，其中所述第一電流偏置包括第一恒流源元件，且所述第二電流偏置包括第二恒流源元件。
16.根據(jù)權(quán)利要求15的放大器，其中所述第一恒流源元件包括具有第四柵極端子、第四源極端子和第四漏極端子的第四NFET，所述第四柵極端子接收第一偏置電壓，所述第四源極端子連接于所述負(fù)極供電節(jié)點(diǎn)，以及所述第四漏極端子連接于所述第二節(jié)點(diǎn)。
17.根據(jù)權(quán)利要求15的放大器，其中所述第二恒流源元件包括具有第四柵極端子、第四源極端子和第四漏極端子的P型溝道場(chǎng)效應(yīng)晶體管PFET，所述第四柵極端子接收第一偏置電壓，所述第四源極端子連接于所述正極供電節(jié)點(diǎn)，以及所述第四漏極端子連接于所述第一節(jié)點(diǎn)。
18.根據(jù)權(quán)利要求15的放大器，其中所述第一恒流源元件包括具有第四柵極端子、第四源極端子和第四漏極端子的第四PFET，所述第四柵極端子接收第一偏置電壓，所述第四源極端子連接于所述負(fù)極供電節(jié)點(diǎn)，以及所述第四漏極端子連接于所述第二節(jié)點(diǎn)，所述第二恒流源元件包括具有第五柵極端子、第五源極端子和第五漏極端子的η型溝道場(chǎng)效應(yīng)晶體管NFET，所述第五柵極端子接收第二偏置電壓，所述第五源極端子連接于所述正極供電節(jié)點(diǎn)，以及所述第五漏極端子連接于所述第一節(jié)點(diǎn)。
【文檔編號(hào)】H03F3/16GK104518740SQ201310615556
【公開日】2015年4月15日 申請(qǐng)日期:2013年9月29日 優(yōu)先權(quán)日:2013年9月29日
【發(fā)明者】詹三一 申請(qǐng)人:Lsi公司