一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路的制作方法
【專利摘要】本發(fā)明一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路結(jié)構(gòu)，包括濾波電路、自復(fù)位采樣電路、比較電路和狀態(tài)鎖定電路；根據(jù)具體鎖相環(huán)設(shè)計(jì)指標(biāo)，確定自復(fù)位采樣電路觸發(fā)器鏈級(jí)數(shù)n的取值；鎖相環(huán)反饋頻率和監(jiān)頻鑒相器輸出頻率分別控制自復(fù)位采樣電路兩條觸發(fā)器鏈的時(shí)鐘輸入端，實(shí)現(xiàn)對(duì)鎖相環(huán)輸入?yún)⒖碱l率和反饋頻率狀態(tài)的判定，同時(shí)判定輸出信號(hào)與比較電路的輸入端相連，利用比較電路實(shí)現(xiàn)對(duì)判定結(jié)果的表決與采樣；狀態(tài)鎖定電路根據(jù)比較電路的輸出信號(hào)，產(chǎn)生可變狀態(tài)鎖定信號(hào)與恒定狀態(tài)鎖定信號(hào)兩種鎖定信號(hào)；完成對(duì)鎖相環(huán)的鎖定狀態(tài)進(jìn)行檢測(cè)，電路結(jié)構(gòu)簡(jiǎn)單、靈活，同時(shí)針對(duì)不同應(yīng)用需求能夠輸出可變鎖定信號(hào)與恒定鎖定信號(hào)兩種鎖定信號(hào)。
【專利說(shuō)明】一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路領(lǐng)域，具體為一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路。

【背景技術(shù)】
[0002]鎖相環(huán)利用反饋控制原理實(shí)現(xiàn)輸入信號(hào)與輸出信號(hào)頻率及相位的同步，主要包括監(jiān)頻鑒相器、電荷泵、低通濾波器、壓控振蕩器和分頻器五部分。鎖相環(huán)廣泛應(yīng)用于通信、雷達(dá)、航空航天、汽車電子和測(cè)量?jī)x表等各個(gè)【技術(shù)領(lǐng)域】，主要作用是產(chǎn)生一個(gè)穩(wěn)定、可靠的高頻時(shí)鐘信號(hào)。隨著集成電路設(shè)計(jì)技術(shù)突飛猛進(jìn)的發(fā)展，電路工作主頻直線上升。因此，鎖相環(huán)應(yīng)用范圍將越來(lái)越廣。
[0003]鎖相環(huán)的工作狀態(tài)可以分為鎖定狀態(tài)和失鎖狀態(tài)兩種狀態(tài)，鎖定時(shí)間是鎖相環(huán)設(shè)計(jì)的一個(gè)關(guān)鍵指標(biāo)，如何檢測(cè)鎖相環(huán)的鎖定狀態(tài)也是鎖相環(huán)設(shè)計(jì)的關(guān)鍵技術(shù)之一，目前大部分鎖相環(huán)并沒(méi)有鎖定狀態(tài)檢測(cè)功能。為了判斷鎖相環(huán)是否鎖定，有些設(shè)計(jì)人員采用計(jì)數(shù)器計(jì)時(shí)的方法，當(dāng)計(jì)數(shù)器計(jì)時(shí)大于鎖相環(huán)鎖定時(shí)間時(shí)，認(rèn)為鎖相環(huán)鎖定；但是，由于集成電路的工作狀態(tài)受到工藝、電壓、溫度的影響，所以當(dāng)鎖相環(huán)工作在不同的環(huán)境時(shí)其鎖定時(shí)間是不一樣的，這種方法無(wú)法實(shí)時(shí)監(jiān)測(cè)鎖相環(huán)的工作狀態(tài)，只能利用鎖相環(huán)最大鎖定時(shí)間來(lái)確保鎖相環(huán)進(jìn)入鎖定狀態(tài)。還有一些鎖相環(huán)鎖定檢測(cè)電路利用輸入頻率和輸出頻率之間的倍數(shù)關(guān)系進(jìn)行計(jì)數(shù)，但這種方法無(wú)法識(shí)別相位失鎖的情況，而且電路設(shè)計(jì)比較復(fù)雜、不靈活，同時(shí)也沒(méi)有考慮到如何對(duì)鎖相環(huán)第一次鎖定后的鎖定信號(hào)進(jìn)行保持。
[0004]現(xiàn)有技術(shù)中的鎖相環(huán)電路如圖1所示，利用鎖相環(huán)電路的復(fù)位信號(hào)RESET、輸入?yún)⒖紩r(shí)鐘FREF、分頻器815輸出頻率FFB和監(jiān)頻鑒相器811輸出脈沖信號(hào)FUP，分別作為輸入信號(hào)與鎖相環(huán)鎖定檢測(cè)電路816相連，鎖相環(huán)鎖定檢測(cè)電路816輸出可變鎖定信號(hào)LOCKl和恒定鎖定信號(hào)LOCK2 ;可變鎖定信號(hào)LOCKl的特點(diǎn)是可以隨時(shí)監(jiān)控鎖相環(huán)是否處于鎖定狀態(tài)，恒定鎖定信號(hào)L0CK2的特點(diǎn)是當(dāng)鎖相環(huán)第一次鎖定后一直處于高電平狀態(tài)，即使當(dāng)鎖相環(huán)再次失鎖L0CK2仍保持高電平；其中，監(jiān)頻鑒相器811的輸出脈沖信號(hào)FDN和FUP是其輸入信號(hào)FREF和FFB監(jiān)頻鑒相的結(jié)果，鎖相環(huán)鎖定檢測(cè)電路816既可以利用信號(hào)FDN，也可以利用信號(hào)FUP，此處以鎖相環(huán)鎖定檢測(cè)電路816采用信號(hào)FUP為例進(jìn)行介紹。


【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)中存在的問(wèn)題，本發(fā)明提供一種電路結(jié)構(gòu)簡(jiǎn)單，能夠在第一鎖定后實(shí)現(xiàn)鎖定信號(hào)保持的鎖相環(huán)鎖定狀態(tài)檢測(cè)電路。
[0006]本發(fā)明是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn):
[0007]本發(fā)明一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路，包括依次連接的濾波電路、自復(fù)位采樣電路、比較電路和狀態(tài)鎖定電路；濾波電路用于對(duì)輸入脈沖信號(hào)進(jìn)行低通濾波獲得輸出信號(hào)；自復(fù)位采樣電路的輸入端分別接入復(fù)位信號(hào)、分頻器的輸出頻率和濾波電路的輸出信號(hào)，第一輸出端和第二輸出端分別與比較電路的輸入端相連；比較電路的輸入端還接入復(fù)位信號(hào)和輸入?yún)⒖紩r(shí)鐘，輸出端輸出信號(hào)，并與狀態(tài)鎖定電路的輸入端相連；狀態(tài)鎖定電路的輸入端還接入復(fù)位信號(hào)，輸出端輸出可變鎖定信號(hào)和恒定鎖定信號(hào)；當(dāng)鎖相環(huán)鎖定時(shí)可變鎖定信號(hào)跳變?yōu)楦唠娖剑?dāng)鎖相環(huán)失鎖時(shí)可變鎖定信號(hào)跳變?yōu)榈碗娖?；在鎖相環(huán)第一次鎖定后恒定鎖定信號(hào)保持為高電平，直到鎖相環(huán)再次復(fù)位或重新上電。
[0008]優(yōu)選的，自復(fù)位采樣電路包括兩個(gè)PMOS晶體管，2n+2個(gè)觸發(fā)器，兩個(gè)反相器，一個(gè)二輸入與非門(mén)，以及一個(gè)二輸入或非門(mén)；復(fù)位信號(hào)與第一二輸入與非門(mén)的第二輸入端相連；分頻器輸出頻率分別與n+1個(gè)依次級(jí)聯(lián)的A端觸發(fā)器的時(shí)鐘輸入端相連；濾波電路輸出信號(hào)與第一反相器的輸入端相連；第一反相器的輸出端分別與n+1個(gè)依次級(jí)聯(lián)的B端觸發(fā)器的時(shí)鐘輸入端相連；第一 PMOS晶體管的源端接電源電壓，柵端與漏端短接并與首級(jí)A端觸發(fā)器的數(shù)據(jù)輸入端相連，非末級(jí)A端觸發(fā)器的數(shù)據(jù)輸出端分別與后一級(jí)觸發(fā)器的數(shù)據(jù)輸入端相連，末級(jí)A端觸發(fā)器的數(shù)據(jù)輸出端與二輸入或非門(mén)的第一輸入端相連；第二 PMOS晶體管的源端接電源電壓，柵端與漏端短接并與首級(jí)B端觸發(fā)器的數(shù)據(jù)輸入端相連，非末級(jí)B端觸發(fā)器的數(shù)據(jù)輸出端分別與后一級(jí)觸發(fā)器的數(shù)據(jù)輸入端相連，末級(jí)B端觸發(fā)器的數(shù)據(jù)輸出端與二輸入或非門(mén)的第二輸入端相連；二輸入或非門(mén)的輸出端與二輸入與非門(mén)的第一輸入端相連，二輸入與非門(mén)的輸出端與第二反相器的輸入端相連；第二反相器的輸出端與觸發(fā)器的復(fù)位信號(hào)端相連；自復(fù)位采樣電路中各非末級(jí)觸發(fā)器的輸出端輸出的第一輸出信號(hào)和第二輸出信號(hào)分別與比較電路的輸入端相連。
[0009]進(jìn)一步，比較電路包括一個(gè)反相器，η個(gè)二輸入異或門(mén)，一個(gè)等效η輸入與非門(mén)，以及一個(gè)觸發(fā)器；復(fù)位信號(hào)與比較觸發(fā)器的置位信號(hào)端相連；輸入?yún)⒖紩r(shí)鐘與第三反相器的輸入端相連，第三反相器的輸出端與比較觸發(fā)器的時(shí)鐘輸入端相連；第一輸出端和第二輸出端分別對(duì)應(yīng)的接入到二輸入異或門(mén)的第一輸入端和第二輸入端，輸出端分別與等效η輸入與非門(mén)的輸入端對(duì)應(yīng)相連，等效η輸入與非門(mén)的輸出端與對(duì)比觸發(fā)器的數(shù)據(jù)輸入端相連，對(duì)比觸發(fā)器的數(shù)據(jù)輸出端作為比較電路的輸出端，并輸出信號(hào)；比較電路的輸出端與狀態(tài)鎖定電路的輸入端相連。
[0010]再進(jìn)一步，狀態(tài)鎖定電路包括一個(gè)PMOS晶體管，兩個(gè)反相器，以及三個(gè)二輸入與非門(mén)；復(fù)位信號(hào)RESET與第三二輸入與非門(mén)nand3的第一輸入端相連，比較電路的輸出端與第二二輸入分別與非門(mén)nand2的第一輸入端和第四反相器inv4的輸入端相連；第四反相器inv4的輸出端輸出可變鎖定信號(hào)LOCKl ;第三PMOS晶體管的源端與電源電壓的第二輸入端相連；第四二輸入與非門(mén)的輸出端與第二二輸入與非門(mén)的第二輸入端相連，第二二輸入與非門(mén)的輸出端與第三二輸入與非門(mén)的第二輸入端相連；第三二輸入與非門(mén)的輸出端與第五反相器的輸入端相連，第五反相器的輸出端與第四二輸入與非門(mén)的第一輸入端相連，同時(shí)第五反相器的輸出端作為狀態(tài)鎖定電路的輸出端，輸出恒定鎖定信號(hào)。
[0011]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益的技術(shù)效果:
[0012]本發(fā)明利用鎖相環(huán)電路的復(fù)位信號(hào)、輸入?yún)⒖紩r(shí)鐘、分頻器輸出頻率和監(jiān)頻鑒相器輸出脈沖信號(hào)，以及對(duì)應(yīng)組成部分的設(shè)置，能夠根據(jù)具體鎖相環(huán)設(shè)計(jì)指標(biāo)，確定自復(fù)位采樣電路觸發(fā)器鏈級(jí)數(shù)η的取值和濾波電路能夠?yàn)V除的脈沖寬度；鎖相環(huán)反饋頻率和監(jiān)頻鑒相器輸出頻率分別控制自復(fù)位采樣電路兩條觸發(fā)器鏈的時(shí)鐘輸入端，實(shí)現(xiàn)對(duì)鎖相環(huán)輸入?yún)⒖碱l率和反饋頻率狀態(tài)的判定，同時(shí)判定輸出信號(hào)與比較電路的輸入端相連，利用比較電路實(shí)現(xiàn)對(duì)判定結(jié)果的表決與采樣；狀態(tài)鎖定電路根據(jù)比較電路的輸出信號(hào)，產(chǎn)生可變狀態(tài)鎖定信號(hào)與恒定狀態(tài)鎖定信號(hào)兩種鎖定信號(hào)；完成對(duì)鎖相環(huán)的鎖定狀態(tài)進(jìn)行檢測(cè)，電路結(jié)構(gòu)簡(jiǎn)單、靈活，同時(shí)針對(duì)不同應(yīng)用需求能夠輸出可變鎖定信號(hào)與恒定鎖定信號(hào)兩種鎖定信號(hào)。
[0013]進(jìn)一步的，通過(guò)調(diào)整濾波電路參數(shù)與自復(fù)位采樣電路級(jí)數(shù)η的取值，可以兼容不同性能參數(shù)的鎖相環(huán)或同一鎖相環(huán)不同工藝、電壓與溫度下鎖定狀態(tài)的變化，同時(shí)當(dāng)η值較大時(shí)可以避免偽鎖定導(dǎo)致可變鎖定信號(hào)和恒定鎖定信號(hào)跳變?yōu)楦唠娖健?br> [0014]進(jìn)一步的，比較電路采用異或門(mén)、與非門(mén)和一個(gè)觸發(fā)器組成，用于對(duì)兩路觸發(fā)器鏈的輸出信號(hào)進(jìn)行對(duì)比，從而判斷此時(shí)鎖相環(huán)是否處于鎖定狀態(tài)，并可以通過(guò)復(fù)位信號(hào)對(duì)觸發(fā)器輸出狀態(tài)進(jìn)行復(fù)位，從而關(guān)閉鎖定狀態(tài)檢測(cè)電路；觸發(fā)器時(shí)鐘端接入?yún)⒖紩r(shí)鐘信號(hào)，可以實(shí)現(xiàn)每個(gè)參考時(shí)鐘周期對(duì)鎖相環(huán)鎖定狀態(tài)進(jìn)行實(shí)時(shí)判斷。
[0015]進(jìn)一步的，狀態(tài)鎖定電路采用一個(gè)鎖存器結(jié)構(gòu)，輸出可變鎖定信號(hào)和恒定鎖定信號(hào)兩路信號(hào)，可變鎖定信號(hào)實(shí)現(xiàn)對(duì)鎖相環(huán)鎖定狀態(tài)的實(shí)時(shí)監(jiān)控，恒定鎖定信號(hào)實(shí)現(xiàn)對(duì)鎖相環(huán)第一次鎖定狀態(tài)的存儲(chǔ)與保持，為后續(xù)電路使用鎖相環(huán)提供了便捷的指示信號(hào)，且電路結(jié)構(gòu)簡(jiǎn)單、性能可靠。

【專利附圖】

【附圖說(shuō)明】
[0016]圖1為現(xiàn)有技術(shù)中鎖相環(huán)電路結(jié)構(gòu)原理框圖。
[0017]圖2為本發(fā)明實(shí)例中所述條件下產(chǎn)生的各種信號(hào)的波形示意圖。
[0018]圖3為本發(fā)明實(shí)例中所述產(chǎn)生電路的結(jié)構(gòu)原理框圖。
[0019]圖4為本發(fā)明實(shí)例中所述產(chǎn)生電路的結(jié)構(gòu)圖。
[0020]圖中:811為鎖相環(huán)監(jiān)頻鑒相器；812為鎖相環(huán)電荷泵；813為鎖相環(huán)低通濾波器；814為鎖相環(huán)壓控振蕩器；815為鎖相環(huán)分頻器；816為本發(fā)明鎖相環(huán)鎖定檢測(cè)電路；821為濾波電路；822為自復(fù)位采樣電路；823為比較電路；824為狀態(tài)鎖定電路；FREF為輸入?yún)⒖紩r(shí)鐘；FFB為分頻器輸出頻率；FUP和FDN為監(jiān)頻鑒相器輸出脈沖信號(hào)；RESET為復(fù)位信號(hào)；LOCKl為可變鎖定信號(hào)；LOCK2為恒定鎖定信號(hào)。

【具體實(shí)施方式】
[0021]下面結(jié)合具體的實(shí)施例對(duì)本發(fā)明做進(jìn)一步的詳細(xì)說(shuō)明，所述是對(duì)本發(fā)明的解釋而不是限定。
[0022]本發(fā)明一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路，如圖3所示，其包括濾波電路821、自復(fù)位采樣電路822、比較電路823和狀態(tài)鎖定電路824四部分。并且各輸入信號(hào)的對(duì)應(yīng)關(guān)系如圖2所示。
[0023]鎖相環(huán)鎖定狀態(tài)檢測(cè)電路工作前應(yīng)先利用復(fù)位信號(hào)對(duì)電路進(jìn)行復(fù)位操作。參見(jiàn)圖4，復(fù)位信號(hào)RESET用于對(duì)鎖相環(huán)鎖定狀態(tài)檢測(cè)電路進(jìn)行復(fù)位，當(dāng)RESET信號(hào)為低電平時(shí)，觸發(fā)器 DFFAl，DFFA2......，DFFAn, DFFAn+1，DFFBl，DFFB2......，DFFBn, DFFBn+1 的數(shù)據(jù)輸出端 Q
輸出低電平，處于復(fù)位狀態(tài)；比較觸發(fā)器DFFl的數(shù)據(jù)輸出端Q輸出高電平，處于置位狀態(tài)；鎖相環(huán)鎖定檢測(cè)電路的可變鎖定信號(hào)LOCKl和恒定鎖定信號(hào)LOCK2處于低電平狀態(tài)。
[0024]分頻器815輸出頻率FFB用于控制觸發(fā)器鏈DFFA1，DFFA2……，DFFAn, DFFAn+1的時(shí)鐘輸入端CK，實(shí)現(xiàn)觸發(fā)器鏈的數(shù)據(jù)傳輸；監(jiān)頻鑒相器811輸出脈沖信號(hào)FUP與濾波電路821的輸入端相連，經(jīng)濾波電路821濾波后與第一反相器invl的輸入端相連，第一反相器invl的輸出端用于控制B端觸發(fā)器鏈DFFB1，DFFB2……，DFFBn，DFFBn+1的時(shí)鐘輸入端CK,實(shí)現(xiàn)觸發(fā)器鏈的數(shù)據(jù)傳輸。輸入?yún)⒖紩r(shí)鐘FREF經(jīng)過(guò)第三反相器inv3后用于控制比較觸發(fā)器DFFl的時(shí)鐘輸入端CK，實(shí)現(xiàn)對(duì)等效η輸入與非門(mén)Ml輸出端信號(hào)的采樣。
[0025]濾波電路821實(shí)現(xiàn)對(duì)輸入脈沖信號(hào)FUP的低通濾波功能，并獲得輸出信號(hào)spf，該輸出信號(hào)spf與自復(fù)位采樣電路822的輸入端相連，濾波電路采用典型的RC濾波結(jié)構(gòu)，其能夠?yàn)V除的脈沖寬度根據(jù)鎖相環(huán)特性指標(biāo)進(jìn)行設(shè)定。
[0026]自復(fù)位采樣電路822包括兩個(gè)PMOS晶體管，2n+2個(gè)觸發(fā)器，兩個(gè)反相器，一個(gè)二輸入與非門(mén)，一個(gè)二輸入或非門(mén)；復(fù)位信號(hào)RESET與二輸入與非門(mén)nandl的第二輸入端b相連；分頻器815輸出頻率FFB分別與A端觸發(fā)器DFFAl，DFFA2，……，DFFAn+1的時(shí)鐘輸入端CK相連；濾波電路821輸出信號(hào)spf與第一反相器invl的輸入端相連；第一反相器invl的輸出端分別與B端觸發(fā)器DFFBl，DFFB2，……，DFFBn+l的時(shí)鐘輸入端CK相連；第一 PMOS晶體管mosl的源端接電源電壓vdd，柵端與漏端短接并與A端首級(jí)觸發(fā)器DFFAl的數(shù)據(jù)輸入端D相連，A端二級(jí)觸發(fā)器DFFA2的數(shù)據(jù)輸出端Q與A端三級(jí)觸發(fā)器DFFA3的數(shù)據(jù)輸入端D相連，……，A端η-1級(jí)觸發(fā)器DFFAn-1的數(shù)據(jù)輸出端Q與A端η級(jí)觸發(fā)器DFFAn的數(shù)據(jù)輸入端D相連，……，A端n+1級(jí)觸發(fā)器DFFAn+1的數(shù)據(jù)輸出端Q與第一二輸入或非門(mén)nor I的第一輸入端a相連；第二 PMOS晶體管mos2的源端接電源電壓vdd，柵端與漏端短接并與B端首級(jí)觸發(fā)器DFFBl的數(shù)據(jù)輸入端D相連，B端二級(jí)觸發(fā)器DFFB2的數(shù)據(jù)輸出端Q與B端三級(jí)觸發(fā)器DFFB3的數(shù)據(jù)輸入端D相連，……，B端n_l級(jí)觸發(fā)器DFFBn-1的數(shù)據(jù)輸出端Q與B端η級(jí)觸發(fā)器DFFBn的數(shù)據(jù)輸入端D相連……，觸發(fā)器DFFBn+Ι的數(shù)據(jù)輸出端Q與二輸入或非門(mén)norl的第二輸入端b相連；二輸入或非門(mén)的輸出端y與第一二輸入與非門(mén)的第一輸入端a相連，第一二輸入與非門(mén)的輸出端與第二反相器inv2的輸入端相連；第二反相器inv2的輸出端與A端觸發(fā)器DFFA1，DFFA2，……，DFFAn+Ι的復(fù)位信號(hào)端RN和B端觸發(fā)器DFFBl，DFFB2，……，DFFBn+1的復(fù)位信號(hào)端RN相連；自復(fù)位采樣電路822輸出信號(hào)al?an和bl?bn，并與比較電路823的輸入端相連。A端觸發(fā)器鏈DFFA1，DFFA2，……，DFFAn+Ι與B端觸發(fā)器鏈DFFBl，DFFB2，……，DFFBn+1的級(jí)數(shù)，即η取值的大小應(yīng)根據(jù)鎖相環(huán)具體指標(biāo)進(jìn)行選取，它決定了鎖相環(huán)處于鎖定狀態(tài)多長(zhǎng)時(shí)間后認(rèn)為鎖相環(huán)鎖定，以防止將鎖相環(huán)的瞬態(tài)鎖定誤認(rèn)為是處于鎖定狀態(tài)。參見(jiàn)圖2，以η等于4為例，但不局限于η等于4的情況，可見(jiàn)當(dāng)鎖相環(huán)鎖定狀態(tài)持續(xù)4個(gè)周期以分頻器輸出頻率FFB的周期為參考時(shí)，可變鎖定信號(hào)LOCKl跳變?yōu)楦唠娖?；若是第一次鎖定，恒定鎖定信號(hào)L0CK2同樣由低電平跳變?yōu)楦唠娖?。?dāng)鎖相環(huán)再次失鎖時(shí)，可變鎖定信號(hào)LOCKl跳變?yōu)榈碗娖?，而恒定鎖定信號(hào)L0CK2仍保持高電平。
[0027]比較電路823包括一個(gè)反相器，η個(gè)二輸入異或門(mén)，一個(gè)等效η輸入與非門(mén)，一個(gè)觸發(fā)器；鎖相環(huán)電路的復(fù)位信號(hào)RESET與觸發(fā)器DFFl的置位信號(hào)端SN相連；鎖相環(huán)的輸入?yún)⒖紩r(shí)鐘FREF與第三反相器inv3的輸入端相連，第三反相器inv3的輸出端與比較觸發(fā)器DFFl的時(shí)鐘輸入端CK相連；自復(fù)位采樣電路822輸出端Al與二輸入異或門(mén)xorl的第一輸入端a相連，自復(fù)位采樣電路822輸出端BI與二輸入異或門(mén)xorl的第二輸入端b相連，自復(fù)位米樣電路822輸出端A2與二輸入異或門(mén)xor2的第一輸入端a相連，自復(fù)位米樣電路822輸出端B2與二輸入異或門(mén)xor2的第二輸入端b相連，……，自復(fù)位采樣電路822輸出端An與二輸入異或門(mén)xorn的第一輸入端a相連，自復(fù)位采樣電路822輸出端Bn與二輸入異或門(mén)xorn的第二輸入端b相連；二輸入異或門(mén)xorl的輸出端與等效η輸入與非門(mén)的第一輸入端cl相連，二輸入異或門(mén)xor2的輸出端與等效η輸入與非門(mén)的第二輸入端c2
相連，......，二輸入異或門(mén)xorn的輸出端與等效η輸入與非門(mén)的第η輸入端cn相連；等效
η輸入與非門(mén)的輸出端與比較觸發(fā)器DFFl的數(shù)據(jù)輸入端D相連，比較觸發(fā)器DFFl的數(shù)據(jù)輸出端Q作為比較電路823的輸出端，并輸出信號(hào)slock ；比較電路823的輸出端slock與狀態(tài)鎖定電路824的輸入端相連。參見(jiàn)圖4，比較電路823用于比較Al與B1，A2與B2，……，An與Bn這η對(duì)輸入信號(hào)，當(dāng)且僅當(dāng)這η對(duì)輸入信號(hào)每一對(duì)信號(hào)都不相同時(shí)，等效η輸入與非門(mén)Ml才輸出低電平，且被觸發(fā)器DFFl采樣輸出，此時(shí)鎖相環(huán)處于鎖定狀態(tài)。
[0028]狀態(tài)鎖定電路824包括一個(gè)PMOS晶體管，兩個(gè)反相器，三個(gè)二輸入與非門(mén)；鎖相環(huán)電路的復(fù)位信號(hào)RESET與第三二輸入與非門(mén)nand3的第一輸入端a相連，比較電路823的輸出端slock與第二二輸入與非門(mén)nand2的第一輸入端a、第四反相器inv4的輸入端相連；第四反相器inv4的輸出端輸出可變鎖定信號(hào)L0CK1，當(dāng)鎖相環(huán)鎖定時(shí)該信號(hào)跳變?yōu)楦唠娖?，?dāng)鎖相環(huán)失鎖時(shí)該信號(hào)跳變?yōu)榈碗娖?；第三PMOS晶體管mos3的源端與電源電壓vdd相連，柵端與漏端短接并與第四二輸入與非門(mén)nand4的第二輸入端b相連；第四二輸入與非門(mén)nand4的輸出端與第二二輸入與非門(mén)nand2的第二輸入端b相連，第二二輸入與非門(mén)nand2的輸出端與第三二輸入與非門(mén)nand3的第二輸入端b相連；第三二輸入與非門(mén)nand3的輸出端與第五反相器inv5的輸入端相連，第五反相器inv5的輸出端與第四二輸入與非門(mén)nand4的第一輸入端a相連，同時(shí)第五反相器inv5的輸出端作為狀態(tài)鎖定電路824的輸出端，輸出恒定鎖定信號(hào)L0CK2，在鎖相環(huán)第一次鎖定后該信號(hào)保持為高電平，直到鎖相環(huán)再次復(fù)位或重新上電。狀態(tài)鎖定電路824輸出可變鎖定信號(hào)LOCKl和恒定鎖定信號(hào)L0CK2兩種信號(hào)，可變鎖定信號(hào)用于隨時(shí)監(jiān)測(cè)鎖相環(huán)是否處于鎖定狀態(tài)，恒定鎖定信號(hào)L0CK2用于監(jiān)測(cè)記錄鎖相環(huán)第一次的鎖定狀態(tài)。
[0029]以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本發(fā)明的【具體實(shí)施方式】?jī)H限于此，對(duì)于本發(fā)明所屬一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路結(jié)構(gòu)的技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明思路的前提下，還可以設(shè)計(jì)若干鎖相環(huán)鎖定狀態(tài)檢測(cè)電路，都應(yīng)當(dāng)視為屬于本發(fā)明所提交的權(quán)利要求書(shū)確定的專利保護(hù)范圍。
【權(quán)利要求】
1.一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路，其特征在于，包括依次連接的濾波電路(821)、自復(fù)位采樣電路(822)、比較電路(823)和狀態(tài)鎖定電路(824)； 所述濾波電路(821)用于對(duì)輸入脈沖信號(hào)(FUP)進(jìn)行低通濾波獲得輸出信號(hào)(spf);所述自復(fù)位采樣電路(822)的輸入端分別接入復(fù)位信號(hào)(RESET)、分頻器(815)的輸出頻率(FFB)和濾波電路(821)的輸出信號(hào)(spf)，第一輸出端(Al?An)和第二輸出端(BI?Bn)分別與比較電路(823)的輸入端相連； 所述比較電路(823)的輸入端還接入復(fù)位信號(hào)(RESET)和輸入?yún)⒖紩r(shí)鐘(FREF)，輸出端輸出信號(hào)(slock)，并與狀態(tài)鎖定電路(824)的輸入端相連； 所述狀態(tài)鎖定電路(824)的輸入端還接入復(fù)位信號(hào)(RESET)，輸出端輸出可變鎖定信號(hào)(LOCKl)和恒定鎖定信號(hào)(L0CK2);當(dāng)鎖相環(huán)鎖定時(shí)可變鎖定信號(hào)(LOCKl)跳變?yōu)楦唠娖?，?dāng)鎖相環(huán)失鎖時(shí)可變鎖定信號(hào)(LOCKl)跳變?yōu)榈碗娖?；在鎖相環(huán)第一次鎖定后恒定鎖定信號(hào)(L0CK2)保持為高電平，直到鎖相環(huán)再次復(fù)位或重新上電。
2.根據(jù)權(quán)利要求1所述的一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路，其特征在于，所述的自復(fù)位采樣電路(822)包括兩個(gè)PMOS晶體管，2n+2個(gè)觸發(fā)器，兩個(gè)反相器，一個(gè)二輸入與非門(mén)，以及一個(gè)二輸入或非門(mén)； 復(fù)位信號(hào)(RESET)與第一二輸入與非門(mén)(nandl)的第二輸入端(b)相連；分頻器(815)輸出頻率(FFB)分別與n+1個(gè)依次級(jí)聯(lián)的A端觸發(fā)器(DFFA1，DFFA2，……，DFFAn+l)的時(shí)鐘輸入端(CK)相連；濾波電路(821)輸出信號(hào)(spf)與第一反相器(invl)的輸入端相連；第一反相器(invl)的輸出端分別與n+1個(gè)依次級(jí)聯(lián)的B端觸發(fā)器(DFFB1，DFFB2，……，DFFBn+1)的時(shí)鐘輸入端(CK)相連； 第一 PMOS晶體管(mosl)的源端接電源電壓(vdd)，柵端與漏端短接并與首級(jí)A端觸發(fā)器(DFFAl)的數(shù)據(jù)輸入端(D)相連，非末級(jí)A端觸發(fā)器(DFFA1，……，DFFAn)的數(shù)據(jù)輸出端(Q)分別與后一級(jí)觸發(fā)器的數(shù)據(jù)輸入端(D)相連，末級(jí)A端觸發(fā)器(DFFAn+Ι)的數(shù)據(jù)輸出端(Q)與二輸入或非門(mén)(norl)的第一輸入端(a)相連； 第二 PMOS晶體管(mos2)的源端接電源電壓(vdd)，柵端與漏端短接并與首級(jí)B端觸發(fā)器(DFFBl)的數(shù)據(jù)輸入端(D)相連，非末級(jí)B端觸發(fā)器(DFFB1，……，DFFBn)的數(shù)據(jù)輸出端(Q)分別與后一級(jí)觸發(fā)器的數(shù)據(jù)輸入端(D)相連，末級(jí)B端觸發(fā)器(DFFBn+Ι)的數(shù)據(jù)輸出端(Q)與二輸入或非門(mén)(norl)的第二輸入端(b)相連； 二輸入或非門(mén)的輸出端(y)與二輸入與非門(mén)的第一輸入端(a)相連，二輸入與非門(mén)的輸出端與第二反相器(irw2)的輸入端相連；第二反相器(inv2)的輸出端與觸發(fā)器的復(fù)位信號(hào)端(RN)相連；自復(fù)位采樣電路(822)中各非末級(jí)觸發(fā)器的輸出端輸出的第一輸出信號(hào)(al?an)和第二輸出信號(hào)(bl?bn)分別與比較電路(823)的輸入端相連。
3.根據(jù)權(quán)利要求2所述的一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路，其特征在于，所述的比較電路(823)包括一個(gè)反相器，η個(gè)二輸入異或門(mén)，一個(gè)等效η輸入與非門(mén)，以及一個(gè)觸發(fā)器； 復(fù)位信號(hào)(RESET)與比較觸發(fā)器(DFFl)的置位信號(hào)端(SN)相連；輸入?yún)⒖紩r(shí)鐘(FREF)與第三反相器(inv3)的輸入端相連，第三反相器(inv3)的輸出端與比較觸發(fā)器(DFFl)的時(shí)鐘輸入端(CK)相連； 第一輸出端(Al?An)和第二輸出端(BI?Bn)分別對(duì)應(yīng)的接入到二輸入異或門(mén)(xorl?xorn)的第一輸入端和第二輸入端，輸出端分別與等效η輸入與非門(mén)的輸入端(Cl?cn)對(duì)應(yīng)相連，等效η輸入與非門(mén)的輸出端與對(duì)比觸發(fā)器(DFFl)的數(shù)據(jù)輸入端(D)相連，對(duì)比觸發(fā)器(DFF)的數(shù)據(jù)輸出端(Q)作為比較電路(823)的輸出端，并輸出信號(hào)(slock);比較電路(823)的輸出端(Slock)與狀態(tài)鎖定電路(824)的輸入端相連。
4.根據(jù)權(quán)利要求1或3所述的一種鎖相環(huán)鎖定狀態(tài)檢測(cè)電路，其特征在于，所述的狀態(tài)鎖定電路(824)包括一個(gè)PMOS晶體管，兩個(gè)反相器，以及三個(gè)二輸入與非門(mén)； 復(fù)位信號(hào)RESET與第三二輸入與非門(mén)nand3的第一輸入端(a)相連，比較電路(823)的輸出端(Slock)與第二二輸入分別與非門(mén)nand2的第一輸入端(a)和第四反相器inv4的輸入端相連；第四反相器irw4的輸出端輸出可變鎖定信號(hào)LOCKl ; 第三PMOS晶體管(mos3)的源端與電源電壓(vddO相連，柵端與漏端短接并與第四二輸入與非門(mén)(nancM)的第二輸入端(b)相連；第四二輸入與非門(mén)(nand4)的輸出端與第二二輸入與非門(mén)(nand2)的第二輸入端(b)相連，第二二輸入與非門(mén)(nand2)的輸出端與第三二輸入與非門(mén)(nand3)的第二輸入端(b)相連；第三二輸入與非門(mén)(nand3)的輸出端與第五反相器(irw5)的輸入端相連，第五反相器(inv5)的輸出端與第四二輸入與非門(mén)(nand4)的第一輸入端(a)相連，同時(shí)第五反相器(inv5)的輸出端作為狀態(tài)鎖定電路(824)的輸出端，輸出恒定鎖定信號(hào)(L0CK2)。
【文檔編號(hào)】H03L7/085GK104485946SQ201410741116
【公開(kāi)日】2015年4月1日 申請(qǐng)日期:2014年12月5日 優(yōu)先權(quán)日:2014年12月5日
【發(fā)明者】李海松, 高利軍, 尹飛, 趙德益, 岳紅菊, 包謙, 周鳳, 唐威, 吳龍勝 申請(qǐng)人:中國(guó)航天科技集團(tuán)公司第九研究院第七七一研究所