技術特征：

技術總結
本發(fā)明涉及CMOS集成電路領域，為提出一種結合SSADC和SAR?ADC的模數(shù)轉換器，使得SAR?ADC中的一部分DAC功能由芯片級SSADC實現(xiàn)，大幅度減少SAR?ADC的面積，使列級ADC具有轉換速率快、面積小、精度高的特點。本發(fā)明采用的技術方案是，單斜和逐次逼近相結合的列級模數(shù)轉換器，設列級模數(shù)轉換器為N位ADC，粗量化P位，細量化Q位，由粗斜坡產生器、基準電路、控制電路、計數(shù)器、比較器、邏輯電路、存儲電路、開關電路及SAR?ADC(Successive?Approximation?Register?Analog?to?Digital?Converter，SAR?ADC)電路構成。本發(fā)明主要應用于CMOS集成電路的設計制造場合。

技術研發(fā)人員：徐江濤;李煒;韓立鏹;聶凱明;史再峰;高靜
受保護的技術使用者：天津大學
技術研發(fā)日：2017.04.24
技術公布日：2017.09.22