本發(fā)明屬于高速信號同步技術領域，特別涉及一種基于數(shù)?；旌系母咚傩盘柾较到y(tǒng)。

背景技術：

在基于全數(shù)字延遲鎖定環(huán)路(fullydigitaldelay-lockedloop,fddll)的高速信號同步應用中，為了滿足人們對空間通信和探測越來越高的要求，空間通信正在向著高通信帶寬、大通信容量的方向發(fā)展，這也對高速信號同步技術提出了更高的要求。傳統(tǒng)的基于全數(shù)字域處理的信號同步技術通過a/d轉(zhuǎn)換器將模擬信號變?yōu)閿?shù)字信號，經(jīng)捕獲完成粗同步，之后轉(zhuǎn)入跟蹤模塊，通過一定階數(shù)的延遲鎖定環(huán)路實現(xiàn)對接收信號到達時刻的準確同步?；谌珨?shù)字域處理的信號同步技術雖然可達到較高的同步精度，但是隨著信號傳輸速率逐漸變高，單個脈沖的持續(xù)時間縮短至ns或ps量級，將相關處理全部放在數(shù)字域中，一方面使得對于滿足奈奎斯特采樣定理的高速數(shù)據(jù)采集技術的需求會受到a/d轉(zhuǎn)換器采樣技術發(fā)展的限制，同時還會耗費數(shù)字信號處理器的大量運算資源和存儲資源。

技術實現(xiàn)要素：

針對以上問題，本發(fā)明提出了一種基于模數(shù)混合的同步系統(tǒng)。利用高速異或門電路和有源rc積分電路完成uwb模擬信號與本地超前、滯后模擬同步信號的積分清除運算，輸出結果經(jīng)低速a/d轉(zhuǎn)換器采樣后通過線性估值算法完成兩支路積分峰值的差值計算，用于估計環(huán)路時延量，進而調(diào)整本地信號，形成模擬域與數(shù)字域相結合的閉合同步環(huán)路，實現(xiàn)對環(huán)路時延量的持續(xù)跟蹤。具體如下：

一種數(shù)?；旌系母咚傩盘柾较到y(tǒng)，包括：積分清除電路，將接收到的模擬同步信號中的幀頭同步碼分別與本地超前支路、滯后支路的模擬同步信號的進行積分清除運算；a/d轉(zhuǎn)換器和數(shù)字信號處理器，其中a/d轉(zhuǎn)換器對超前支路和滯后支路的積分清除運算的結果分別采樣，數(shù)字信號處理器對所述分別采樣的結果進行峰值估計；環(huán)路鑒別器(discriminator)，對所述數(shù)字信號處理器所估計的超前支路和滯后支路的峰值做比較，判斷相關峰的位置，輸出環(huán)路時延量的估計值；以及信號發(fā)生器，包括碼相位累加器和本地碼表，根據(jù)環(huán)路時延量的估計值轉(zhuǎn)換的相位調(diào)整所述本地碼表，產(chǎn)生本地同步碼，與接收到的模擬同步信號一同構成模擬域與數(shù)字域相結合的閉合同步環(huán)路。

進一步，所述積分清除電路通過高速異或門電路和模擬積分電路實現(xiàn)所述積分清除運算，所述高速異或門電路完成乘法運算，所述模擬積分電路完成累加運算。所述模擬積分電路采用帶保持和清零功能的有源rc積分器實現(xiàn)。

再進一步，所述有源rc積分器的積分起始和結束時刻可控，工作時有“積分”、“保持”和“清除”三種狀態(tài)。

再進一步，所述有源rc積分器處于“積分”工作狀態(tài)的持續(xù)時間tcoh小于時間有源rc積分器的時間常數(shù)τ0，其中τ0＝r×c。

進一步，當超前支路經(jīng)積分器的輸出信號幅度小于滯后支路經(jīng)積分器的輸出信號幅度時，判斷為即時支路落后于接收信號；當超前支路經(jīng)積分器的輸出信號幅度大于滯后支路經(jīng)積分器的輸出信號幅度時，判斷為即時支路超前于接收信號；當超前支路經(jīng)積分器的輸出信號幅度小于滯后支路經(jīng)積分器的輸出信號幅度時，判斷為即時支路與接收信號同步。

進一步，所述環(huán)路鑒別器利用偽隨機碼自相關函數(shù)三角主峰的左右對稱性對超前支路和滯后支路所估計的峰值做比較，來判斷相關峰的位置。

進一步，所述環(huán)路鑒別器中在第i個積分周期環(huán)路時延量的估計值是通過得到的，是超前支路所估計的峰值，是滯后支路所估計的峰值，a4是一個的常量。

進一步，所述信號發(fā)生器，所述碼相位累加器將第i個積分周期的延遲量估計值轉(zhuǎn)換為初始相位p0(i)，并依據(jù)初始相位p0(i)調(diào)整所述本地碼表產(chǎn)生本地同步碼。

再進一步，所述碼相位累加器將第i個積分周期延遲量估計值轉(zhuǎn)換為初始相位p0(i)的公式為其中，bl是跟蹤環(huán)路的噪聲帶寬，比特周期tb＝1/rb，rb為數(shù)據(jù)速率。

再進一步，所述碼相位累加器輸出的碼相位值pnco為pnco(i+1)＝((lframe_point(i)-1)×ftw+p0(i))％(l×2^f)，其中，lfame_point(i)指的是第i次跟蹤時一個傳輸幀生成的樣點數(shù)，pnco(i+1)表示第i+1次跟蹤的碼相位值，ftw表示碼相位增量控制字，f是碼相位的小數(shù)量化位數(shù)，l是幀數(shù)據(jù)長度，％表示取余運算。

與全數(shù)字延遲鎖定環(huán)路等現(xiàn)有技術相比，本發(fā)明的有益效果是：

1.在保證高精度同步的同時，極大地降低了a/d轉(zhuǎn)換器采樣率，節(jié)約了成本并降低了功耗；

2.節(jié)省了數(shù)字信號處理所占用的運算資源和存儲資源，降低了同步模塊的運算復雜度。

3.有效解決高通信速率條件下，全數(shù)字信號同步技術在高速通信測控系統(tǒng)應用的技術限制。

附圖說明

圖1是基于模數(shù)混合的高速信號同步系統(tǒng)原理圖。

圖2是帶保持和清零功能的有源rc積分器。

圖3是積分、保持和清除三種狀態(tài)持續(xù)時間示意圖。

圖4是偽隨機碼的三角形自相關函數(shù)曲線。

圖5是環(huán)路鑒別器的輸出結果實施例。

圖6是全數(shù)字同步技術與基于數(shù)?；旌系耐椒椒ㄍ骄鹊膶Ρ葓D。

具體實施方式

下面結合附圖和實施例對本發(fā)明做進一步說明和詳細描述。

基于模數(shù)混合的高速信號同步系統(tǒng)的原理圖如圖1所示。在模擬信號處理端，接收到的模擬同步信號中含有一段用于信號同步的幀頭，即幀頭同步碼。這段幀頭同步碼首先通過高速異或門電路和模擬積分清除電路與本地超前支路、滯后支路的同步碼完成積分清除運算；在數(shù)字信號處理端，低速a/d轉(zhuǎn)換器對兩路模擬積分清除電路輸出的低頻信號進行采樣，采樣結果送至數(shù)字信號處理器中處理，并利用線性估值算法得到超前支路、滯后支路積分結果的峰值估計值；最后環(huán)路鑒別器依據(jù)超前支路、滯后支路積分結果的峰值估計值，計算得到兩路積分峰值差值，用以反饋環(huán)路時延量的估計值，從而調(diào)整模擬域的信號發(fā)生器產(chǎn)生的本地同步信號，完成高速信號同步。

如圖1所示，模數(shù)混合的高速信號同步系統(tǒng)主要包括：高速異或門電路和模擬積分清除電路、a/d轉(zhuǎn)換器和數(shù)字信號處理器、環(huán)路鑒別器以及信號發(fā)生器四個部分，下面對這四個部分進行詳細說明。

高速異或門電路和模擬積分清除電路使用模擬積分的方式對本地超前支路、滯后支路信號與接收到的模擬同步信號進行積分清除運算。模數(shù)混合的高速信號同步系統(tǒng)接收的模擬同步信號模型表示如下：

r(t)＝s(t-τ)+n(t)＝cka1g(t-ktb-τ)+n(t)(1)

其中s(t)是接收到的長度為l的幀數(shù)據(jù)，包含長度為nt的同步碼，τ是同步碼的傳輸延時數(shù)；n(t)為疊加的高斯白噪聲。ck是數(shù)據(jù)幀中第k個比特數(shù)據(jù)對應的符號，ck∈{0,1}；a1是接收模擬信號的幅度。

設數(shù)據(jù)速率為rb，則有比特周期tb＝1/rb，數(shù)據(jù)幀幀周期tframe＝l×tb，同步碼周期tc＝nt×tb。g(t)是下式定義的門函數(shù)：

g(t)＝u(t)-u(t-tb)(2)

設超前-滯后相關間隔為2d，設環(huán)路時延量為τd，假設τd＜tb，則本地產(chǎn)生的超前支路模擬同步信號ce(t)和滯后支路模擬同步信號cl(t)可表示為：

ce(t)＝cp(t+d)＝cka2g(t-(τ+τd)+d-ktb)(3)

cl(t)＝cp(t-d)＝cka2g(t-(τ+τd)-d-ktb)(4)

其中，cp(t)＝s(t-τ-τd)是信號發(fā)生器產(chǎn)生的即時支路同步信號(即時支路是指相對于超前支路和滯后支路而言，信號發(fā)生器產(chǎn)生的信號相位恰好與接收信號相位一致)，a2是信號幅度，且a2≠a1。

超前支路、滯后支路信號與接收信號的積分清除運算通過高速異或門電路和模擬積分電路完成，高速異或門電路完成“乘法運算”，模擬積分電路完成“累加運算”。模擬積分電路采用的是圖2中帶保持和清零功能的有源rc積分器，時間常數(shù)為τ0＝r×c，其中r表示電阻值，c表示電容值，該積分器的積分起始和結束時刻可控，工作時分為“積分”、“保持”和“清除”三種狀態(tài)，三種狀態(tài)持續(xù)時間分別為tcoh、tkeep和tclear，其與積分清除周期tframe間的關系如圖3所示。

令有效積分時間tcoh＜τ0，以保證在該時間內(nèi)積分器未達到飽和狀態(tài)，因此可推得在tcoh時間內(nèi)，超前支路積分電路輸出結果為：

其中，ge(t)是下式定義的門函數(shù)：

ge(t)＝u(t)-u(t-τd-d-tb)(6)

設nt為時刻t所對應的同步碼中的比特數(shù)，信號部分we_1(t,τ)的表達式為：

由于n(t)滿足高斯分布，在高信噪比以及時間間隔足夠小時，其時域的幅值可近似為一個很小的常數(shù)a,則在tcoh時間內(nèi)，加性噪聲部分we_2(t,τ)＝nta3，其中其值是一個常數(shù)。因此在單個積分清除周期內(nèi)，超前支路經(jīng)積分器后輸出的波形為：

其中，是一個與τd和d無關的常量。

同理，在單個積分清除周期內(nèi)，滯后支路經(jīng)積分器后輸出的波形為：

顯然，當超前支路經(jīng)積分器的輸出信號幅度大于滯后支路經(jīng)積分器的輸出信號幅度時，判斷為即時支路落后于接收信號；當超前支路經(jīng)積分器的輸出信號幅度小于滯后支路經(jīng)積分器的輸出信號幅度時，判斷為即時支路超前于接收信號；當超前支路經(jīng)積分器的輸出信號幅度小于滯后支路經(jīng)積分器的輸出信號幅度時，判斷為即時支路與接收信號同步。具體地：當即時支路落后于接收信號，有：

式中|we(tc,τd)|表示在單個積分清除周期tc內(nèi)，超前支路與接收信號經(jīng)積分器的輸出信號的幅度，|wl(tc,τd)|表示在單個積分清除周期tc內(nèi)，滯后支路與接收信號經(jīng)積分器的輸出信號的幅度。

而當即時支路超前于接收信號，即時，表示即時支路超前于接收信號。這一結果可由圖4中偽隨機碼的三角形自相關函數(shù)曲線表示出來，實線上的實心圓點代表即時支路與接收信號對齊時的三路相關結果；當本地即時支路相對于接收信號滯后τd時，偽隨機碼自相關函數(shù)的三角峰整體向下時移τd，虛線上的空心圓點則代表此時各路的相關結果。

a/d轉(zhuǎn)換器和數(shù)字信號處理器對模擬積分電路輸出的兩路模擬積分清除結果采樣，并利用采樣結果進行峰值估計。具體方法為：采用低速a/d轉(zhuǎn)換器以ts為采樣間隔分別對波形we(t,τd)、wl(t,τd)進行采樣，根據(jù)奈奎斯特采樣定理，ts應滿足ts＜tcoh/2，以保證在一個有效積分時間tcoh內(nèi)至少有兩個采樣點。設第i個積分周期中，超前支路、滯后支路積分結果的某兩個相鄰采樣點對應的積分幅值分別為yi1_e、yi2_e和yi1_l、yi2_l，使用線性估值算法得到超前、滯后支路積分結果的估計值為：

其中是超前支路所估計的積分結果，是滯后支路所估計的積分結果，fs是采樣頻率，注意這里與值均為負數(shù)。

環(huán)路鑒別器利用偽隨機碼自相關函數(shù)三角主峰的左右對稱性對超前和滯后兩路積分估計峰值做比較，判斷相關峰的位置。通過計算得到超前減滯后積分峰值差值，完成對環(huán)路時延量的估計，其原理為：

δw(tc,τd)＝we(tc,τd)-wl(tc,τd)＝-2a4τd(12)

即在每一個積分周期內(nèi)，當a4確定后，時延τd決定著tc時刻所對應的超前支路、滯后支路積分結果之差的大小，且兩者呈線性關系。δw(tc,τd)的含義是環(huán)路時延量τd對應的積分結果差值的理論值即

基于式(13)中與τd之間的線性關系，我們可利用式(11)積分峰值估計值得到第i個積分周期的環(huán)路時延量估計值其表達式為：

其中是超前支路所估計的峰值，是滯后支路所估計的峰值。

采用一階濾波算法將第i個積分周期的環(huán)路延遲量估計值轉(zhuǎn)換為信號發(fā)生器中碼相位累加器的初始相位p0(i)，其算法如式(15)所示：

其中，bl是全數(shù)字延遲鎖定環(huán)路的噪聲帶寬。

信號發(fā)生器包括碼相位累加器和本地碼表，碼相位累加器將第i個積分周期的延遲量估計值轉(zhuǎn)換為初始相位p0(i)，并依據(jù)初始相位p0(i)調(diào)整本地碼表，產(chǎn)生本地同步碼，與接收到的模擬同步信號一同構成模擬域與數(shù)字域相結合的閉合同步環(huán)路。由于延遲量的估計有正有負，所以計算得到的初始相位p0(i)也有正有負，但是在實際的算法設計中，由于本地碼表存儲器尋址的有效地址的限制，必須保證碼相位累加器輸出的碼相位值pnco∈[0,l×2^f](f為碼相位的小數(shù)量化位數(shù)，l表示幀數(shù)據(jù)長度)，所以為了本地產(chǎn)生的同步碼的連續(xù)性，每次循環(huán)的首個相位地址的確定還要考慮前一次循環(huán)結束時，最后一個尋址對應的碼相位所在位置，具體處理方式如式(16)所示：

pnco(i+1)＝((lframe_point(i)-1)×ftw+p0(i))％(l×2^f)(16)

其中，lfame_point(i)指的是第i次跟蹤時一個傳輸幀生成的樣點數(shù)，pnco(i+1)表示第i+1次跟蹤時的碼相位值，ftw表示碼相位增量控制字，％表示取余運算。

設定同步信號數(shù)據(jù)幀長度l＝8192bit，其中同步碼長度nt＝256bit，環(huán)路接收信號的數(shù)據(jù)速率為rb＝2.49gbps，超前-滯后相關器間隔d＝0.4ns，預設的環(huán)路時延量為3/10tb。模擬積分電路的電阻值設為r＝0.2ω，電容值設為c＝0.1uf，由于積分后輸出的信號波形頻率較低，低速a/d轉(zhuǎn)換器的采樣率設置為50msps。

參見圖5，是eb/n0＝-15db，-10db，-5db，0db，5db，10b條件下的環(huán)路跟蹤曲線，即環(huán)路鑒別器的輸出結果，為了便于觀察，將其放大至第140至170次之間，如圖所示，各條跟蹤曲線均在0值附近抖動，說明環(huán)路已經(jīng)入鎖，且隨著eb/n0的提高，抖動越來越小。

參見圖6，是eb/n0＝-15db，-10db，-5db，0db，5db，10b條件下，全數(shù)字同步技術與基于數(shù)?；旌系母咚傩盘柾郊夹g同步精度的對比圖，由圖可見，隨著信噪比的提高，兩種方法的同步精度都隨之提升，但在相同信噪比下，基于數(shù)?；旌贤郊夹g的同步精度要高于全數(shù)字同步技術。

與實現(xiàn)同樣功能的全數(shù)字延遲環(huán)路相比較，本發(fā)明提出的這種基于數(shù)模混合的高速信號同步技術在運算資源占用和運算復雜度方面都具有較大優(yōu)勢。使用fpga作為數(shù)字信號處理器，二者的資源占用對比結果如表1所示，運算復雜度對比結果如表2所示?；跀?shù)?；旌系母咚傩盘柾郊夹g占用更少的fpga資源，運算復雜度較低，在硬件實現(xiàn)中將會耗用更低的功率。

表1兩種方法占用的fpga資源比較

表2兩種方法的環(huán)路運算復雜度比較