專利名稱：可選擇線路的基板及覆晶接合結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種基板及接合結(jié)構(gòu)，詳言之，關(guān)于一種可選擇線路的基板及覆晶接
合結(jié)構(gòu)。
背景技術(shù)：
參考圖l，顯示已知第一種打線接合結(jié)構(gòu)的俯視示意圖。該打線接合結(jié)構(gòu)1A包括 一基板11、一芯片12及數(shù)個條導(dǎo)線13。該基板11包括一第一基板焊墊111及一第二基板 焊墊112。該第一基板焊墊111連接至一第一線路113。該第二基板焊墊112連接至一第 二線路114。該芯片12黏附于該基板11上，且包括至少一芯片焊墊121。該等導(dǎo)線13用 以電性連接該基板11及該芯片12。如圖所示，最下方的導(dǎo)線13電性連接該基板11的第一 基板焊墊111及該芯片12最下方的芯片焊墊121。然而在其它應(yīng)用中，該等導(dǎo)線13可電性 連接該基板11的第二基板焊墊112及該芯片12的芯片焊墊121，以形成已知第二種打線 接合結(jié)構(gòu)1B，如圖2所示。因此，經(jīng)由打線工藝中將該導(dǎo)線13連接不同的基板焊墊(該第 一基板焊墊111或該第二基板焊墊112)，可使該基板11及該芯片12選擇性的導(dǎo)通不同線 路，而無須另外制造不同結(jié)構(gòu)的基板或芯片。 上述已知打線接合結(jié)構(gòu)1A， 1B可利用該導(dǎo)線13連接不同基板焊墊而導(dǎo)通不同線 路，然而，已知覆晶接合結(jié)構(gòu)則無此功能。亦即，在已知覆晶結(jié)構(gòu)中，一旦芯片及基板制作完 成且接合后，其導(dǎo)通的線路即已固定而無法做選擇。 因此，有必要提供一種可選擇線路的基板及覆晶接合結(jié)構(gòu)，以解決上述問題。

發(fā)明內(nèi)容
本發(fā)明提供一種可選擇線路的基板，該基板包括一基板本體、至少一基板焊墊、一 第一導(dǎo)電跡線及一第二導(dǎo)電跡線。該基板本體具有一表面。該基板焊墊位于該基板本體的 表面。該第一導(dǎo)電跡線連接至一第一線路，該第一導(dǎo)電跡線具有一第一中斷區(qū)域，使得該第 一導(dǎo)電跡線形成一不連續(xù)線段。該第二導(dǎo)電跡線連接至一第二線路，該第二導(dǎo)電跡線具有 一第二中斷區(qū)域，使得該第二導(dǎo)電跡線形成一不連續(xù)線段，該第二導(dǎo)電跡線及該第一導(dǎo)電 跡線連接至同 一個基板焊墊。 本發(fā)明另提供一種可選擇線路的基板，該基板包括一基板本體、至少一基板焊墊、 一第一導(dǎo)電跡線及一第二導(dǎo)電跡線。該基板本體具有一表面。該基板焊墊位于該基板本體 的表面。該第一導(dǎo)電跡線連接至一第一線路。該第二導(dǎo)電跡線連接至一第二線路，該第二 導(dǎo)電跡線及該第一導(dǎo)電跡線連接至同一個基板焊墊。 本發(fā)明再提供一種可選擇線路的基板，該基板包括一基板本體、一第一基板焊墊、 一第二基板焊墊及一基板保護(hù)材料。該基板本體具有一表面。該第一基板焊墊位于該基板 本體的表面，且連接至一第一線路。該第二基板焊墊位于該基板本體的表面，且連接至一第 二線路。該基板保護(hù)材料覆蓋該第一基板焊墊且顯露該第二基板焊墊。 本發(fā)明又提供一種覆晶接合結(jié)構(gòu)，該覆晶接合結(jié)構(gòu)包括一芯片及一基板。該芯片具有一線路面及一非線路面，其中該線路面具有至少一凸塊。該基板包括一基板本體、至少 一基板焊墊、一第一導(dǎo)電跡線及一第二導(dǎo)電跡線。該基板本體具有一表面。該基板焊墊位 于該基板本體的表面，該凸塊連接該基板焊墊。該第一導(dǎo)電跡線連接至一第一線路，該第二 導(dǎo)電跡線連接至一第二線路，該第二導(dǎo)電跡線及該第一導(dǎo)電跡線連接至同一個基板焊墊， 其中該第一導(dǎo)電跡線及該第二導(dǎo)電跡線的其中之一為導(dǎo)通狀態(tài)，另一則為斷路狀態(tài)。
本發(fā)明更提供一種覆晶接合結(jié)構(gòu)，該覆晶接合結(jié)構(gòu)包括一芯片及一基板。該芯片 包括一芯片本體、一第一芯片焊墊、一第二芯片焊墊、一芯片保護(hù)材料及一凸塊。該芯片本 體具有一表面。該第一芯片焊墊位于該芯片本體的表面。該第二芯片焊墊位于該芯片本體 的表面，該第二芯片焊墊利用一連接線路連接至該第一芯片焊墊。該芯片保護(hù)材料覆蓋該 第一芯片焊墊或該第二芯片焊墊，而顯露另一芯片焊墊。該凸塊位于顯露的芯片焊墊。該 基板包括一基板本體、一第一基板焊墊、一第二基板焊墊及一基板保護(hù)材料。該基板本體具 有一表面。該第一基板焊墊位于該基板本體的表面，且連接至一第一線路，該第一基板焊墊 的位置對應(yīng)該第一芯片焊墊。該第二基板焊墊位于該基板本體的表面，且連接至一第二線 路，該第二基板焊墊的位置對應(yīng)該第二芯片焊墊，該芯片的凸塊連接所對應(yīng)的基板焊墊。該 基板保護(hù)材料覆蓋該基板本體的表面且顯露該第一基板焊墊及該第二基板焊墊。
本發(fā)明亦提供一種覆晶接合結(jié)構(gòu)，該覆晶接合結(jié)構(gòu)包括一芯片及一基板。該芯片 包括一芯片本體、一第一芯片焊墊、一第二芯片焊墊、一芯片保護(hù)材料及至少一凸塊。該芯 片本體具有一表面。該第一芯片焊墊位于該芯片本體的表面。該第二芯片焊墊位于該芯片 本體的表面，該第二芯片焊墊利用一連接線路連接至該第一芯片焊墊。該芯片保護(hù)材料覆 蓋該芯片本體的表面且顯露該第一芯片焊墊及該第二芯片焊墊。該凸塊位于該第一芯片焊 墊及該第二芯片焊墊。該基板包括一基板本體、一第一基板焊墊、一第二基板焊墊及一基板 保護(hù)材料。該基板本體具有一表面。該第一基板焊墊位于該基板本體的表面，且連接至一 第一線路，該第一基板焊墊的位置對應(yīng)該第一芯片焊墊。該第二基板焊墊位于該基板本體 的表面，且連接至一第二線路，該第二基板焊墊的位置對應(yīng)該第二芯片焊墊。該基板保護(hù)材 料覆蓋該第一基板焊墊或該第二基板焊墊，而顯露另一基板焊墊。該芯片的凸塊連接顯露 的基板焊墊。 藉此，該可選擇線路的基板及該覆晶接合結(jié)構(gòu)可選擇導(dǎo)通不同線路，因此該可選 擇線路的基板及該覆晶接合結(jié)構(gòu)可配合不同產(chǎn)品(例如高階產(chǎn)品或低階產(chǎn)品)選擇導(dǎo)通所 需線路，以降低制造成本。


圖1顯示已知第一種打線接合結(jié)構(gòu)的俯視示意圖； 圖2顯示已知第二種打線接合結(jié)構(gòu)的俯視示意圖； 圖3顯示本發(fā)明可選擇線路的基板的第一實(shí)施例的俯視示意圖； 圖4顯示本發(fā)明可選擇線路的基板的第二實(shí)施例的俯視示意圖； 圖5顯示本發(fā)明覆晶接合結(jié)構(gòu)的第一實(shí)施例的組合示意圖 圖6顯示本發(fā)明覆晶接合結(jié)構(gòu)的第一實(shí)施例的分解示意圖 圖7顯示本發(fā)明覆晶接合結(jié)構(gòu)的第二實(shí)施例的分解示意圖 圖8顯示本發(fā)明覆晶接合結(jié)構(gòu)的第三實(shí)施例的分解示意圖
圖9顯示本發(fā)明覆晶接合結(jié)構(gòu)的第四實(shí)施例的分解:
圖10顯示本發(fā)明覆晶接合結(jié)構(gòu)的第五實(shí)施例的分危
圖11顯示本發(fā)明覆晶接合結(jié)構(gòu)的第六實(shí)施例的分危
主要組件符號說明
1A已知第一種打線接合結(jié)構(gòu)IB已知第二種打線接合結(jié)構(gòu)4本發(fā)明覆晶接合結(jié)構(gòu)的第一實(shí)施例6本發(fā)明覆晶接合結(jié)構(gòu)的第二實(shí)施例7A本發(fā)明覆晶接合結(jié)構(gòu)的第三實(shí)施例7B本發(fā)明覆晶接合結(jié)構(gòu)的第四實(shí)施例8A本發(fā)明覆晶接合結(jié)構(gòu)的第五實(shí)施例8B本發(fā)明覆晶接合結(jié)構(gòu)的第六實(shí)施例11基板12心片13導(dǎo)線31本發(fā)明可選擇線路的基板的第一實(shí)施例33本發(fā)明可選擇線路的基板的第二實(shí)施例41心片42基板43導(dǎo)體62基板71心片72基板73心片74基板81心片82基板83心片84基板111第一基板焊墊112第二基板焊墊113第一線路114第二線路121芯片焊墊311基板本體312基板焊墊313第一導(dǎo)電跡線314第二導(dǎo)電跡線315第一線路
332333334335336411412711712713714715716717721722723724725726732733735742743745746811812813814815816817821822823
第二線路 基板本體
基板焊墊
第一導(dǎo)電跡線
第二導(dǎo)電跡線
第一線路
第二線路
線路面
非線路面
芯片本體
第一芯片焊墊
第二芯片焊墊
芯片保護(hù)材料
凸塊
連接線路 打線焊墊 基板本體
第一基板焊墊
第二基板焊墊
基板保護(hù)材料
第一線路
第二線路
第一芯片焊墊
第二芯片焊墊
凸塊
第一基板焊墊
第二基板焊墊
第一線路
第二線路
芯片本體
第一芯片焊墊
第二芯片焊墊
芯片保護(hù)材料
凸塊
連接線路 打線焊墊 基板本體
第一基板焊墊 第二基板焊墊
824基板保護(hù)材料825第一線路826第二線路832第一芯片焊墊833第二芯片焊墊835凸塊842第一基板焊墊843第二基板焊墊845第一線路846第二線路3111表面3131第一中斷區(qū)域3141第二中斷區(qū)域3311表面4111凸塊
具體實(shí)施例方式
參考圖3，顯示本發(fā)明可選擇線路的基板的第一實(shí)施例的俯視示意圖。該基板31 包括一基板本體311、至少一基板焊墊312、一第一導(dǎo)電跡線313及一第二導(dǎo)電跡線314。該 基板本體311具有一表面3111。該基板焊墊312位于該基板本體311的表面3111。該第 一導(dǎo)電跡線313連接至一第一線路315，該第一導(dǎo)電跡線313具有一第一中斷區(qū)域3131，使 得該第一導(dǎo)電跡線313形成一不連續(xù)線段。該第二導(dǎo)電跡線314連接至一第二線路316， 該第二導(dǎo)電跡線314具有一第二中斷區(qū)域3141，使得該第二導(dǎo)電跡線314形成一不連續(xù)線 段，該第二導(dǎo)電跡線314及該第一導(dǎo)電跡線313連接至同一個基板焊墊312。在本實(shí)施例 中，該基板焊墊312、該第一導(dǎo)電跡線313、該第一線路315、該第二導(dǎo)電跡線314及該第二線 路316位于同一層?？梢岳斫獾氖?，該基板31亦可具有三個以上的導(dǎo)電跡線，每一導(dǎo)電跡 線連接至一線路，且具有一中斷區(qū)域，使得該導(dǎo)電跡線形成一不連續(xù)線段，而該等導(dǎo)電跡線 都連接至同一個基板焊墊。 參考圖4，顯示本發(fā)明可選擇線路的基板的第二實(shí)施例的俯視示意圖。該基板33 包括一基板本體331、至少一基板焊墊332、一第一導(dǎo)電跡線333及一第二導(dǎo)電跡線334。該 基板本體331具有一表面3311。該基板焊墊332位于該基板本體331的表面3311。該第 一導(dǎo)電跡線333連接至一第一線路335。該第二導(dǎo)電跡線334連接至一第二線路336，該第 二導(dǎo)電跡線334及該第一導(dǎo)電跡線333連接至同一個基板焊墊332。在本實(shí)施例中，該基板 焊墊332、該第一導(dǎo)電跡線333、該第一線路335、該第二導(dǎo)電跡線334及該第二線路336位 于同一層?？梢岳斫獾氖?，該基板33亦可具有三個以上的導(dǎo)電跡線，每一導(dǎo)電跡線連接至 一線路，且該等導(dǎo)電跡線都連接至同一個基板焊墊。 參考圖5及6，分別顯示本發(fā)明覆晶接合結(jié)構(gòu)的第一實(shí)施例的組合及分解示意圖。 該覆晶接合結(jié)構(gòu)4包括一芯片41及一基板42。該芯片41具有一線路面411及一非線路面 412，其中該線路面411具有至少一凸塊4111。該基板42與圖3的基板31大致相同，所不
9同之處在于，在該覆晶接合結(jié)構(gòu)4中，該第一導(dǎo)電跡線313及該第二導(dǎo)電跡線314的其中之 一為導(dǎo)通狀態(tài)，另一則為斷路狀態(tài)。在本實(shí)施例中，當(dāng)該芯片41接合至該基板42后，該覆 晶接合結(jié)構(gòu)4更包括一導(dǎo)體43。該導(dǎo)體43為導(dǎo)電材料或被動組件(電阻、電容或電感)， 位于該第一中斷區(qū)域3131，使得該第一導(dǎo)電跡線313為導(dǎo)通狀態(tài)。因此，該凸塊4111電性 連接至該第一線路315?？梢岳斫獾氖?，該導(dǎo)體43也可以置于該第二中斷區(qū)域3141，使得 該第二導(dǎo)電跡線314為導(dǎo)通狀態(tài)(此時，該第一導(dǎo)電跡線313為斷路狀態(tài))。藉此，當(dāng)該芯 片41接合至該基板42后，使用者可選擇性的導(dǎo)通該第一導(dǎo)電跡線313或該第二導(dǎo)電跡線 314，使得該凸塊4111可電性連接至該第一線路315或該第二線路316?？梢岳斫獾氖牵?基板42亦可具有三個以上的導(dǎo)電跡線，其中一個導(dǎo)電跡線為導(dǎo)通狀態(tài)，其余導(dǎo)電跡線則為 斷路狀態(tài)。參考圖7，顯示本發(fā)明覆晶接合結(jié)構(gòu)的第二實(shí)施例的分解示意圖。該覆晶接合 結(jié)構(gòu)6包括一芯片41及一基板62。該芯片41具有一線路面411及一非線路面412，其中 該線路面411具有至少一凸塊4111。該基板62與圖4的基板33大致相同，所不同之處在 于，在該覆晶接合結(jié)構(gòu)6中，該第一導(dǎo)電跡線333及該第二導(dǎo)電跡線334的其中之一為導(dǎo)通 狀態(tài)，另一則為斷路狀態(tài)。在本實(shí)施例中，當(dāng)該芯片41接合至該基板62后，該第二導(dǎo)電跡 線334被切斷，使得該第二導(dǎo)電跡線334為斷路狀態(tài)。因此，該凸塊4111電性連接至該第 一線路335?？梢岳斫獾氖牵摶?2亦可具有三個以上的導(dǎo)電跡線，當(dāng)該芯片41接合至 該基板62后，可選擇保留任一導(dǎo)電跡線，而切斷其余的導(dǎo)電跡線。 參考圖8，顯示本發(fā)明覆晶接合結(jié)構(gòu)的第三實(shí)施例的分解示意圖。該覆晶接合結(jié)構(gòu) 7A包括一芯片71及一基板72。該芯片71包括一芯片本體711、一第一芯片焊墊712、一第 二芯片焊墊713、一芯片保護(hù)材料714及一凸塊715。該芯片本體711具有一表面(圖中未 示)。該第一芯片焊墊712及該第二芯片焊墊713位于該芯片本體711的表面，且該第二 芯片焊墊713利用一連接線路716連接至該第一芯片焊墊712。在本實(shí)施例中，該連接線 路716更連接至一打線焊墊717，且該第一芯片焊墊712、該第二芯片焊墊713、該連接線路 716及該打線焊墊717位于同一層。該芯片保護(hù)材料714覆蓋該第一芯片焊墊712且顯露 該第二芯片焊墊713。該凸塊715位于顯露的第二芯片焊墊713?？梢岳斫獾氖?，該芯片保 護(hù)材料714亦可更覆蓋其它芯片焊墊，且該等芯片焊墊皆利用該連接線路716連接。
該基板72包括一基板本體721、一第一基板焊墊722、一第二基板焊墊723及一基 板保護(hù)材料724。該基板本體721具有一表面(圖中未示)。該第一基板焊墊722位于該 基板本體721的表面，且連接至一第一線路725，該第一基板焊墊722的位置對應(yīng)該第一芯 片焊墊712。該第二基板焊墊723位于該基板本體721的表面，且連接至一第二線路726， 該第二基板焊墊723的位置對應(yīng)該第二芯片焊墊713，該芯片71的凸塊715連接該第二基 板焊墊723。在本實(shí)施例中，該第一基板焊墊722、該第二基板焊墊723、該第一線路725及 該第二線路726位于同一層。該基板保護(hù)材料724覆蓋該基板本體721的表面且顯露該第 一基板焊墊722及該第二基板焊墊723。 在本實(shí)施例中，當(dāng)該芯片71接合至該基板72后，該芯片71經(jīng)由該凸塊715導(dǎo)通 位于左邊的第二線路726。 參考圖9，顯示本發(fā)明覆晶接合結(jié)構(gòu)的第四實(shí)施例的分解示意圖。本實(shí)施例的覆 晶接合結(jié)構(gòu)7B與第三實(shí)施例的覆晶接合結(jié)構(gòu)7A(圖8)大致相同，其中該基板74與第三實(shí) 施例的基板72完全相同，但是組件標(biāo)號稍有不同，位于該基板74左邊的第一基板焊墊742與該基板72 (圖8)左邊的第二基板焊墊723相同，位于該基板74右邊的第二基板焊墊743 與該基板72(圖8)右邊的第一基板焊墊722相同，位于該基板74左邊的第一線路745與 該基板72(圖8)左邊的第二線路726相同，位于該基板74右邊的第二線路746與該基板 72(圖8)右邊的第一線路725相同。 在本實(shí)施例中，位于該芯片73右邊的第一芯片焊墊732對應(yīng)該芯片71 (圖8)右 邊的第二芯片焊墊713，且該第一芯片焊墊732被該芯片保護(hù)材料714所覆蓋。位于該芯 片73左邊的第二芯片焊墊733對應(yīng)該芯片71 (圖8)左邊的第一芯片焊墊712，且該第二芯 片焊墊733不被該芯片保護(hù)材料714所覆蓋，而顯露出。 一凸塊735位于該第二芯片焊墊 733。 在本實(shí)施例中，當(dāng)該芯片73接合至該基板74后，該芯片73經(jīng)由該凸塊735導(dǎo)通 位于右邊的第一線路746。 圖8及圖9的使用方式如下。首先，需決定欲導(dǎo)通的線路(例如位于該基板72左 邊的第二線路726或位于該基板74右邊的第二線路746)。之后，在形成該芯片保護(hù)材料 714時，再選擇性覆蓋不需要的芯片焊墊(分別是位于該芯片71左邊的第一芯片焊墊712 及位于該芯片73右邊的第一芯片焊墊732)，并顯露需要的芯片焊墊(分別是位于該芯片 71右邊的第二芯片焊墊713及位于該芯片73左邊的第二芯片焊墊733)，最后再于顯露的 芯片焊墊上形成凸塊715,735，以連接相對應(yīng)的基板焊墊(分別是位于該基板72左邊的第 二基板焊墊723及位于該基板74右邊的第二基板焊墊743)。藉此，在同一型式的基板(該 基板72及該基板74為相同的基板)上可以接合上不同型式的芯片(該芯片71及該芯片 73為不同的芯片)而導(dǎo)通不同線路，因此可以節(jié)省基板的型式，以降低設(shè)計及制造的成本。
參考圖IO，顯示本發(fā)明覆晶接合結(jié)構(gòu)的第五實(shí)施例的分解示意圖。該覆晶接合結(jié) 構(gòu)8A包括一芯片81及一基板82。該芯片81包括一芯片本體811、一第一芯片焊墊812、一 第二芯片焊墊813、一芯片保護(hù)材料814及一凸塊815。該芯片本體811具有一表面(圖中 未示)。該第一芯片焊墊812及該第二芯片焊墊813位于該芯片本體811的表面，且該第二 芯片焊墊813利用一連接線路816連接至該第一芯片焊墊812。在本實(shí)施例中，該芯片81 的連接線路816更連接至一打線焊墊817，且該第一芯片焊墊812、該第二芯片焊墊813、該 連接線路816及該打線焊墊817位于同一層。該芯片保護(hù)材料814覆蓋該芯片本體811的 表面且顯露該第一芯片焊墊812及該第二芯片焊墊813。該凸塊815位于該第二芯片焊墊 813。 該基板82包括一基板本體821、一第一基板焊墊822、一第二基板焊墊823及一基 板保護(hù)材料824。該基板本體821具有一表面(圖中未示)。該第一基板焊墊822位于該 基板本體821的表面，且連接至一第一線路825，該第一基板焊墊822的位置對應(yīng)該第一芯 片焊墊812。該第二基板焊墊823位于該基板本體821的表面，且連接至一第二線路826， 該第二基板焊墊823的位置對應(yīng)該第二芯片焊墊813，該芯片81的凸塊815連接該第二基 板焊墊823。在本實(shí)施例中，該第一基板焊墊822、該第二基板焊墊823、該第一線路825及 該第二線路826位于同一層。該基板保護(hù)材料824覆蓋該第一基板焊墊822且顯露該第二 基板焊墊823?？梢岳斫獾氖?，該基板保護(hù)材料824亦可更覆蓋其它基板焊墊。
在本實(shí)施例中，當(dāng)該芯片81接合至該基板82后，該芯片81經(jīng)由該凸塊815導(dǎo)通 位于左邊的第二線路826。
參考圖ll，顯示本發(fā)明覆晶接合結(jié)構(gòu)的第六實(shí)施例的分解示意圖。本實(shí)施例的覆 晶接合結(jié)構(gòu)8B與第五實(shí)施例的覆晶接合結(jié)構(gòu)8A(圖10)大致相同，其中該芯片81與第五 實(shí)施例的芯片83完全相同，但是組件標(biāo)號稍有不同，位于該芯片83左邊的第二芯片焊墊 833與該芯片81 (圖10)左邊的第一芯片焊墊812相同，位于該芯片83右邊的第一芯片焊 墊832與該芯片81(圖10)右邊的第二芯片焊墊813相同。 一凸塊835位于該第二芯片焊 墊833。 在本實(shí)施例中，位于該基板84左邊的第一基板焊墊842對應(yīng)該基板82(圖10)左 邊的第二基板焊墊823，且該第一基板焊墊842被該基板保護(hù)材料824所覆蓋。位于該基板 84右邊的第二基板焊墊843對應(yīng)該基板82 (圖10)右邊的第一基板焊墊822，且該第二基 板焊墊843不被該基板保護(hù)材料824所覆蓋，而顯露出。 在本實(shí)施例中，當(dāng)該芯片83接合至該基板84后，該芯片83經(jīng)由該凸塊835導(dǎo)通 位于右邊的第二線路846。 圖10及圖11的使用方式如下。首先，需決定欲導(dǎo)通的線路(例如位于該基板82 左邊的第二線路826或位于該基板84右邊的第二線路846)。之后，在形成該基板保護(hù)材料 824時，再選擇性覆蓋不需要的基板焊墊(分別是位于該基板82右邊的第一基板焊墊822 及位于該基板84左邊的第一基板焊墊842)，并顯露需要的基板焊墊(分別是位于該基板 82左邊的第二基板焊墊823及位于該基板84右邊的第二基板焊墊843)。藉此，同一型式 的芯片(該芯片81及該芯片83為相同的芯片)可以接合至不同型式的基板(該基板82 及該基板84為不同的基板)而導(dǎo)通不同線路，因此可以節(jié)省芯片的型式，以降低設(shè)計及制 造的成本。 惟上述實(shí)施例僅為說明本發(fā)明的原理及其功效，而非用以限制本發(fā)明。因此，習(xí)于 此技術(shù)的人士對上述實(shí)施例進(jìn)行修改及變化仍不脫本發(fā)明的精神。本發(fā)明的權(quán)利范圍應(yīng)如 后述的權(quán)利要求書所列。
權(quán)利要求
一種可選擇線路的基板，包括一基板本體，具有一表面；至少一基板焊墊，位于該基板本體的表面；一第一導(dǎo)電跡線，連接至一第一線路，該第一導(dǎo)電跡線具有一第一中斷區(qū)域，使得該第一導(dǎo)電跡線形成一不連續(xù)線段；及一第二導(dǎo)電跡線，連接至一第二線路，該第二導(dǎo)電跡線具有一第二中斷區(qū)域，使得該第二導(dǎo)電跡線形成一不連續(xù)線段，該第二導(dǎo)電跡線及該第一導(dǎo)電跡線連接至同一個基板焊墊。
2. 如權(quán)利要求1的基板，其中該基板焊墊、該第一導(dǎo)電跡線、該第一線路、該第二導(dǎo)電 跡線及該第二線路位于同一層。
3. —種可選擇線路的基板，包括一基板本體，具有一表面；至少一基板焊墊，位于該基板本體的表面； 一第一導(dǎo)電跡線，連接至一第一線路；及一第二導(dǎo)電跡線，連接至一第二線路，該第二導(dǎo)電跡線及該第一導(dǎo)電跡線連接至同一 個基板焊墊。
4. 如權(quán)利要求3的基板，其中該基板焊墊、該第一導(dǎo)電跡線、該第一線路、該第二導(dǎo)電 跡線及該第二線路位于同一層。
5. —種可選擇線路的基板，包括 一基板本體，具有一表面；一第一基板焊墊，位于該基板本體的表面，且連接至一第一線路； 一第二基板焊墊，位于該基板本體的表面，且連接至一第二線路；及 一基板保護(hù)材料，覆蓋該第一基板焊墊且顯露該第二基板焊墊。
6. 如權(quán)利要求5的基板，其中該第一基板焊墊的位置對應(yīng)一芯片的一第一芯片焊墊， 該第二基板焊墊的位置對應(yīng)該芯片的一第二芯片焊墊，該第二基板焊墊用以連接該芯片的 一凸塊。
7. —種覆晶接合結(jié)構(gòu)，包括一芯片，該芯片具有一線路面及一非線路面，其中該線路面具有至少一凸塊；及一基板，包括 一基板本體，具有一表面；至少一基板焊墊，位于該基板本體的表面，該凸塊連接該基板焊墊；一第一導(dǎo)電跡線，連接至一第一線路，該第一導(dǎo)電跡線具有一第一中斷區(qū)域，使得該第 一導(dǎo)電跡線形成一不連續(xù)線段；及一第二導(dǎo)電跡線，連接至一第二線路，該第二導(dǎo)電跡線具有一第二中斷區(qū)域，使得該 第二導(dǎo)電跡線形成一不連續(xù)線段，該第二導(dǎo)電跡線及該第一導(dǎo)電跡線連接至同一個基板焊 墊，其中該第一導(dǎo)電跡線及該第二導(dǎo)電跡線的其中之一為導(dǎo)通狀態(tài)，另一則為斷路狀態(tài)。
8. 如權(quán)利要求7的覆晶接合結(jié)構(gòu)，更包括一導(dǎo)體，位于該第一中斷區(qū)域及該第二中斷 區(qū)域的其中之一，使得該第一導(dǎo)電跡線及該第二導(dǎo)電跡線的其中之一為導(dǎo)通狀態(tài)。
9. 如權(quán)利要求7的覆晶接合結(jié)構(gòu)，其中該基板焊墊、該第一導(dǎo)電跡線、該第一線路、該第二導(dǎo)電跡線及該第二線路位于同一層。
10. —種覆晶接合結(jié)構(gòu)，包括一芯片，該芯片具有一線路面及一非線路面，其中該線路面具有至少一凸塊；及一基板，包括 一基板本體，具有一表面；至少一基板焊墊，位于該基板本體的表面，該凸塊連接該基板焊墊； 一第一導(dǎo)電跡線，連接至一第一線路；及一第二導(dǎo)電跡線，連接至一第二線路，該第二導(dǎo)電跡線及該第一導(dǎo)電跡線連接至同一 個基板焊墊，其中該第一導(dǎo)電跡線及該第二導(dǎo)電跡線的其中之一為導(dǎo)通狀態(tài)，另一則為斷 路狀態(tài)。
11. 如權(quán)利要求10的覆晶接合結(jié)構(gòu)，其中該基板焊墊、該第一導(dǎo)電跡線、該第一線路、 該第二導(dǎo)電跡線及該第二線路位于同一層。
12. —種覆晶接合結(jié)構(gòu)，包括 一芯片，包括 一芯片本體，具有一表面； 一第一芯片焊墊，位于該芯片本體的表面；一第二芯片焊墊，位于該芯片本體的表面，該第二芯片焊墊利用一連接線路連接至該 第一芯片焊墊；一芯片保護(hù)材料，覆蓋該第一芯片焊墊且顯露該第二芯片焊墊；及一凸塊，位于顯露的第二芯片焊墊；及一基板，包括一基板本體，具有一表面；一第一基板焊墊，位于該基板本體的表面，且連接至一第一線路，該第一基板焊墊的位 置對應(yīng)該第一芯片焊墊；一第二基板焊墊，位于該基板本體的表面，且連接至一第二線路，該第二基板焊墊的位 置對應(yīng)該第二芯片焊墊，該芯片的凸塊連接該第二基板焊墊；及一基板保護(hù)材料，覆蓋該基板本體的表面且顯露該第一基板焊墊及該第二基板焊墊。
13. 如權(quán)利要求12的覆晶接合結(jié)構(gòu)，其中該第一芯片焊墊、該第二芯片焊墊及該連接 線路位于同一層。
14. 如權(quán)利要求12的覆晶接合結(jié)構(gòu)，其中該第一基板焊墊、該第二基板焊墊、該第一線 路及該第二線路位于同一層。
15. —種覆晶接合結(jié)構(gòu)，包括 一芯片，包括 一芯片本體，具有一表面； 一第一芯片焊墊，位于該芯片本體的表面；一第二芯片焊墊，位于該芯片本體的表面，該第二芯片焊墊利用一連接線路連接至該 第一芯片焊墊；一芯片保護(hù)材料，覆蓋該芯片本體的表面且顯露該第一芯片焊墊及該第二芯片焊墊；及一凸塊，位于該第二芯片焊墊；及一基板，包括一基板本體，具有一表面；一第一基板焊墊，位于該基板本體的表面，且連接至一第一線路，該第一基板焊墊的位 置對應(yīng)該第一芯片焊墊；一第二基板焊墊，位于該基板本體的表面，且連接至一第二線路，該第二基板焊墊的位 置對應(yīng)該第二芯片焊墊，該芯片的凸塊連接該第二基板焊墊；及一基板保護(hù)材料，覆蓋該第一基板焊墊且顯露該第二基板焊墊。
16. 如權(quán)利要求15的覆晶接合結(jié)構(gòu)，其中該第一芯片焊墊、該第二芯片焊墊及該連接 線路位于同一層。
17. 如權(quán)利要求15的覆晶接合結(jié)構(gòu)，其中該第一基板焊墊、該第二基板焊墊、該第一線 路及該第二線路位于同一層。
全文摘要
本發(fā)明關(guān)于一種可選擇線路的基板及覆晶接合結(jié)構(gòu)。該基板包括一基板本體、至少一基板焊墊、一第一導(dǎo)電跡線及一第二導(dǎo)電跡線。該基板本體具有一表面。該基板焊墊位于該基板本體的表面。該第一導(dǎo)電跡線連接至一第一線路，該第一導(dǎo)電跡線具有一第一中斷區(qū)域，使得該第一導(dǎo)電跡線形成一不連續(xù)線段。該第二導(dǎo)電跡線連接至一第二線路，該第二導(dǎo)電跡線具有一第二中斷區(qū)域，使得該第二導(dǎo)電跡線形成一不連續(xù)線段，該第二導(dǎo)電跡線及該第一導(dǎo)電跡線連接至同一個基板焊墊。藉此，該可選擇線路的基板可選擇導(dǎo)通不同線路，因此該基板可配合不同產(chǎn)品選擇導(dǎo)通所需線路，以降低制造成本。
文檔編號H05K1/11GK101777546SQ20091000292
公開日2010年7月14日 申請日期2009年1月13日 優(yōu)先權(quán)日2009年1月13日
發(fā)明者林克威, 洪坤廷, 田云翔 申請人:日月光半導(dǎo)體制造股份有限公司