專利名稱：測量裝置和用于測量芯片到芯片載體連接的方法
技術(shù)領(lǐng)域：
各種實施方式通常涉及測量裝置和用于測量芯片到芯片載體連接(chip-to-chip-carrier connection)的方法。
背景技術(shù)：
在制造集成電路(例如，諸如微控制器裝置的半導(dǎo)體裝置)的過程中，可將半導(dǎo)體芯片連接(例如粘接，例如粘結(jié))至引線框?？蛇M一步將半導(dǎo)體芯片與引線框的連接噴射或模制在芯片殼體中。通過這些制造步驟，引線框的指部可能彎曲或被打亂(disturbed)。由于制造誤差，可能出現(xiàn)接合線的漂移或運動?？赡軆H在最終測試(例如終端測試)中認識到這些制造異常。利用在固定測量點處和預(yù)定溫度(例如，室溫、高溫或低溫)下測試的產(chǎn)品來實現(xiàn)引腳之間的短路，例如，集成電路的引腳之間的短路。位于性能邊緣上的芯片，“外露層”，是并不顯而易見地知道在終端測試過程中表現(xiàn)出短路特性的芯片。它們具有質(zhì)量風(fēng)險，因為它們可能不會交付給顧客，在制造測試過程中不會表現(xiàn)出任何短路。例如，在交付給最終顧客之后，芯片可能出現(xiàn)故障，從而在芯片制造和生產(chǎn)的質(zhì)量方面產(chǎn)生問題。如果及早地消除并認識到這些問題，那么可能及早地去除與引線框具有錯誤連接的芯片。到目前為止，可通過X射線檢查系統(tǒng)來檢查引線框的指部的位置以及接合線的位置和形狀。這種方法通常非常復(fù)雜，并且最多僅應(yīng)用于芯片的樣本部分。換句話說，這種方法過于復(fù)雜且昂貴，以至于不能應(yīng)用于整個芯片，因此，可能留下檢測不到或未經(jīng)檢查的故障。在很少的情況中，可以用光學(xué)X射線控制器來測試整個芯片，例如，100%的芯片。然而，這是昂貴且耗時的。其他測試設(shè)備系統(tǒng)可能通常缺少檢測引線框的指部與接合線之間的低質(zhì)量連接的靈敏度。

發(fā)明內(nèi)容
各種實施方式提供一種測量裝置，包括電源，被構(gòu)造為經(jīng)由芯片連接和芯片載體連接中的至少一個對芯片提供電力；芯片配置(chiparrangement)容納部分,被構(gòu)造為容納芯片配置，該芯片配置包括芯片和經(jīng)由一個或多個芯片到芯片載體連接而連接至芯片的芯片載體；檢測部分，包括極板(Plate)以及與極板耦接并被構(gòu)造為檢測來自極板的電信號的檢測電路；其中，極板被構(gòu)造為，使得其覆蓋芯片、芯片載體、以及芯片到芯片載體連接 中的至少一個的至少一部分；并且其中，極板被進一步構(gòu)造為，使得芯片、芯片載體、以及芯片到芯片載體連接中的至少一個的至少一部分不被極板覆蓋。


在圖中，相似的參考字符通常表示不同視圖中的相同零件。附圖并非必須是按比例的，相反，重點通常在于說明本發(fā)明的原理。在以下描述中，參考以下附圖來描述本發(fā)明的各個實施方式，附圖中圖1A、圖1B、圖IC和圖ID示出了根據(jù)一個實施方式的測量裝置；
圖2A圖2B和圖2C示出了根據(jù)一個實施方式的測量裝置；圖3示出了根據(jù)一個實施方式的測量裝置；圖4示出了根據(jù)一個實施方式的測量裝置；圖5示出了根據(jù)一個實施方式的測量裝置；圖6示出了利用根據(jù)一個實施方式的測量裝置來測量芯片到芯片連接的方法；圖7示出了被構(gòu)造為執(zhí)行用于測量芯片到芯片載體連接的指令的計算機設(shè)備；
圖8A和圖SB示出了所測裝置中的X射線檢測到的故障；圖SC示出了利用根據(jù)一個實施方式的測量裝置進行的測量。
具體實施例方式以下詳細描述涉及通過圖示示出可實踐本發(fā)明的特定細節(jié)和實施方式的附圖。在這里，使用術(shù)語“示例性”來表示“用作一個實例、例子或例證”。并非必須將這里描述為“示例性”的任何實施方式或設(shè)計解釋為比其他實施方式或設(shè)計優(yōu)選或有利。可以使用能夠測量載體連接的大量(bulk)特征的自動測量系統(tǒng)來檢測與大量特征的任何偏離。這種自動測量系統(tǒng)可包括用于檢查集成電路的電容測量系統(tǒng)，例如，被測裝置，例如芯片。于是，可以檢測與預(yù)期電容測量的偏離。目前的電容測量功能(例如無矢量(vector-less)測試)對于檢測印刷電路板中的故障僅足夠靈敏，例如，檢測由故障焊接接縫導(dǎo)致的明顯的開路。然而，其對于元件級別的半導(dǎo)體裝置的電容測試來說太不精確，例如，以至于無法測量由故障接合線導(dǎo)致的缺陷。例如，目前，使用Agilent 技術(shù)的VTEP(無矢量測試增強性能)技術(shù)作為印刷電路板組件PCBA終端測試系統(tǒng)的一部分。Agilent 的VTEP系統(tǒng)被構(gòu)造為確定PCB上的固定測量點處的電容，該系統(tǒng)包括VTEP多路復(fù)用卡、VTEP放大卡、AMP板和傳感器極板。各個實施方式可提供一種自動測量裝置，用于精確地測量由集成電路模塊中的連接缺陷導(dǎo)致的電容變化，例如，芯片與引線框之間的接合線中的故障、接合線之間的“接近短路”狀態(tài)、引線框之間的“接近短路”狀態(tài)、以及接合線的垂直下垂。各個實施方式可進一步提供一種自動測量裝置，使得每個所獲得的測量結(jié)果可與連接故障精確且有效地匹配，例如，與特定芯片和芯片殼體、引線框指部、引線框引腳或接合線匹配。圖IA示出了根據(jù)一個實施方式的測量裝置100。測量裝置100可包括電源102，例如被構(gòu)造為經(jīng)由芯片連接106和芯片載體連接108中的至少一個對芯片(也可能叫做裸片)104提供電力(例如電信號，例如AC源信號)的AC信號源；芯片配置容納部分112，被構(gòu)造為容納芯片配置114，芯片配置114例如是被測裝置，包括芯片104以及經(jīng)由一個或多個芯片到芯片載體連接118連接至芯片104的芯片載體116 ;檢測部分122，包括被構(gòu)造為覆蓋芯片配置114的至少一部分的極板124以及與極板124耦接并被構(gòu)造檢測來自從極板122的電信號的檢測電路126。圖IB的圖示110中示出了包括檢測電路126的檢測部分122。芯片104可包括半導(dǎo)體芯片，例如硅片，例如微控制器裝置。每個芯片到芯片載體連接118可包括經(jīng)由芯片連接106連接至芯片104的芯片載體連接108，例如，芯片到芯片載體連接118a可包括經(jīng)由芯片連接106a連接至芯片104的芯片載體連接108a，例如，芯片到芯片載體連接118b可包括經(jīng)由芯片連接106b連接至芯片104的芯片載體連接108b。芯片連接106可包括接合線。芯片連接106可包括導(dǎo)電材料。芯片載體連接108可包括引線框的一部分。芯片載體連接108可包括引線框指部。芯片載體連接108可包括引線框引腳。芯片載體連接108可包括導(dǎo)電材料。芯片載體連接108可包括芯片載體連接的以下組中的一個或多個的至少一部分，該組包括引線框、導(dǎo)電跡線、基板中的金屬跡線、導(dǎo)電導(dǎo)線、焊線(wirebond)、倒裝凸點、娃穿孔(through-silicon via) TSV、塑封體穿孔(through-moIdvia) TMV、芯片封裝互連。芯片載體連接108可包括引線框引腳。芯片載體連接108可包括導(dǎo)電材料。芯片載體連接108可包括芯片載體連接的以下組中的一個或多個的至少一部分，該組包括引線框、導(dǎo)電跡線、基板中的金屬跡線、導(dǎo)電導(dǎo)線、焊線、倒裝凸點、硅穿孔TSV、塑封體穿孔TMV、芯片封裝互連。芯片配置114可包 括多個芯片載體連接108、108a、108b，例如，多個引線框指部、引線框的形成部分。例如，144引腳引線框殼體可包括144個引線框指部。芯片配置114可包括芯片104和多個芯片到芯片載體連接118、118a、118b、118c。測量裝置100可被構(gòu)造為確定多個芯片到芯片載體連接118、118a、118b、118c中的每個的狀態(tài)。測量裝置100可被構(gòu)造為測量在芯片到芯片載體連接118周圍的區(qū)域中感應(yīng)的電容值。芯片到芯片載體連接118的電容值的偏離可表示芯片連接106與形成芯片到芯片載體連接118的芯片載體連接108之間的較差的質(zhì)量。芯片到芯片載體連接118的電容值的偏離可表示一種異常，例如掃掠，例如芯片連接106的垂直下垂。芯片到芯片載體連接118的電容值的偏離可表示芯片載體連接108的異常，例如彎曲。芯片載體116可包括印刷電路板。電源102可包括AC電源。如圖IB所示，測量裝置100的檢測部分122可包括與極板124電連接的緩沖組件128，例如低噪聲緩沖組件。檢測部分122可包括掃描器134、濾波器136和增益放大器138。緩沖組件128可與掃描器134電連接。掃描器134可與濾波器136電連接。濾波器136可與增益放大器138電連接。增益放大器138可與檢測電路126電連接。檢測電路126可包括基于數(shù)字信號處理DSP的AC檢測器。測量裝置100的檢測部分122可包括用于從極板124選擇電信號的多路復(fù)用電路132。多路復(fù)用電路132可與極板124電連接。檢測電路126可與多路復(fù)用電路132電連接。測量裝置100的檢測部分122可進一步包括用于處理由檢測電路126檢測到的一個或多個電信號的處理電路。如圖ID的圖示120所示，極板124可電連接至放大器板152，例如Agilent VTEPAMP板。放大器板152可直接或間接地形成在極板124上。極板124可經(jīng)由信號引腳154和接地引腳156電連接至檢測電路126。極板124可經(jīng)由信號引腳154和接地引腳156電連接至放大器板。放大器板152可電連接至檢測電路126。可放大器板152可被構(gòu)造為放大由極板124感測到的信號。芯片配置114可包括圖IC所示的芯片封裝模塊182。芯片封裝模塊182可包括芯片104的至少一部分和芯片到芯片載體連接118以及芯片殼體184 (例如模制材料)，其中，可通過模制材料184保持(例如模制)芯片104的至少一部分和芯片到芯片載體連接118。芯片封裝模塊182可包括芯片104的至少一部分、芯片連接106、芯片載體連接108和芯片殼體184 (例如模制材料)，其中，可通過模制材料184保持(例如模制)芯片104的至少一部分、芯片連接106和芯片載體連接108。極板124可包括探針板傳感器。極板124可被構(gòu)造為覆蓋芯片配置114的至少一部分。極板124可被構(gòu)造為使得其覆蓋芯片配置114，例如，極板124可覆蓋芯片104以及多個芯片到芯片載體連接118、118a、118b中的至少一個。極板124可布置在芯片配置114的至少一部分上方，例如，極板124可被構(gòu)造為使得其位于芯片配置114上方的預(yù)定距離d處，例如，極板124可與芯片配置114隔開預(yù)定距離d。極板124可包括被布置為盡可能接近芯片配置114的裝有彈簧的極板。極板124可與芯片配置114隔開預(yù)定距離d，該預(yù)定距離的范圍從大約0. 5mm到大約20mm，例如，從大約0. 6mm到大約IOmm,例如,從大約0. 7mm到大約3mm。極板124可放置成盡可能接近芯片配置114，這允許改變芯片配置114的至少一部分，例如被測裝置DUT，例如，去除并用另一被測裝置DUT代替。極板124可被構(gòu)造為覆蓋芯片封裝模塊182的至少一部分。 極板124可與芯片封裝模塊182隔開預(yù)定距離d，該預(yù)定距離的范圍從大約0. 5mm到大約20mm,例如，從大約0. 6mm到大約IOmm,例如，從大約0. 7mm到大約3mm。極板124可放置成盡可能接近芯片封裝模塊182，這允許改變芯片封裝模塊182，例如被測裝置DUT，例如，去除并用另一芯片封裝模塊182被測裝置DUT代替?？筛鶕?jù)以下尺寸來描述芯片封裝模塊182。芯片封裝模塊182可具有高度h，該高度代表從芯片封裝模塊182的頂側(cè)到芯片封裝模塊182的底側(cè)的距離。芯片封裝模塊182可具有寬度Wk和長度L，其中，寬度和長度L垂直于高度h0可用引線到引線的寬度Wh表示引線框指部的遠端(例如，形成于芯片封裝模塊182的芯片殼體184的第一側(cè)上的108a)與引線框指部的遠端(例如,形成于芯片殼體184的第二側(cè)上的108，其中，第二側(cè)形成在芯片殼體184的與第一側(cè)相對的一側(cè)上)之間的距
離。Wk可垂直于高度h?？捎眉呻娐繁倔w寬度Wb表示芯片封裝模塊182的芯片殼體184的第一側(cè)與芯片封裝模塊182的芯片殼體184的第二側(cè)之間的距離，其中，第二側(cè)形成在芯片殼體184的與第一側(cè)相對的一側(cè)上。Wb可垂直于高度h。芯片封裝模塊182的芯片殼體184可具有WbXL的橫截面面積，其可包括芯片殼體184的頂側(cè)的橫截面面積。橫截面面積WbXL可包括芯片殼體184的底側(cè)的橫截面面積。芯片封裝模塊182可具有W^XL的擴展橫截面面積，其可包括芯片封裝模塊182的頂側(cè)的擴展橫截面面積。擴展橫截面面積W^XL可包括芯片封裝模塊182的底側(cè)的擴展橫截面面積。芯片104可具有寬度Wc和長度Lc (未示出)，其中，Wc和Lc可垂直于芯片104的厚度。芯片104可具有WeXLe的芯片橫截面面積，其可包括芯片104的頂側(cè)的橫截面面積。橫截面面積W。XL?？砂ㄐ酒?04的底側(cè)的橫截面面積。極板124可具有厚度t，該厚度表示從極板124的頂側(cè)到極板124的底側(cè)的距離。極板124可具有寬度Wp和長度LP，其中，Wp和Lp可垂直于厚度t。
極板124可具有WpX Lp的極板橫截面面積，其可包括極板124的頂側(cè)的橫截面面積。橫截面面積Wp X Lp可包括極板124的底側(cè)的橫截面面積。極板橫截面面積可等于或小于芯片封裝模塊182的擴展橫截面面積。極板橫截面面積可等于或小于芯片封裝模塊182的擴展橫截面面積，并大于芯片橫截面面積。極板橫截面面積可等于或小于芯片封裝模塊182的橫截面面積。極板橫截面面積可等于或小于芯片封裝模塊182的橫截面面積，并大于芯片橫截面面積。極板124的寬度Wp可等于或小于芯片封裝模塊182的寬度l_L。 極板124的寬度Wp可等于或小于芯片封裝模塊182的寬度W^，并大于芯片104的
寬度Wc。極板124的寬度Wp可等于或小于芯片封裝模塊182的寬度WB。通過實例，對于IOmmX IOmm的芯片封裝模塊182,即，WB=10mm,L=IOmm,極板124可以是 10mmX IOmm 的極板，S卩，Wr= 10mm, T,r=1 Omnin通過實例，對于IOmmX IOmm的芯片封裝模塊182,即，WB=10mm,L=IOmm,極板124可以是 9mmX9mm 的極板，S卩，ffP=9mm, LP=9mm。極板124的寬度Wp可等于或小于芯片封裝模塊182的寬度WB，并大于芯片104的
寬度Wc。極板124的長度Lp可等于或小于芯片封裝模塊182的長度L。極板124的長度Lp可等于或小于芯片封裝模塊182的長度L，并大于芯片104的
寬度Wc。極板124的長度Lp和極板124的寬度Wp中的至少一個可等于或小于芯片封裝模塊182的寬度Wk和寬度Wb以及長度L中的至少一個?？筛鶕?jù)芯片配置114的大小來選擇極板124的尺寸?？筛鶕?jù)芯片封裝模塊182的大小來選擇極板124的尺寸?？筛鶕?jù)芯片104的大小來選擇極板124的尺寸。可根據(jù)芯片104和芯片到芯片載體連接118的大小來選擇極板124的尺寸。極板124的寬度Wp的范圍可以從大約0. 5mm到大約40mm,例如，從大約IOmm至Ij大約3mm,例如，大約15mm到大約25mm。極板124的長度Lp的范圍可以從大約0. 5mm到大約40臟，例如，從大約IOmm到大約3mm,例如，大約15mm到大約25mm。極板124可包括矩形極板。極板124可包含導(dǎo)電材料。極板124可包含多層導(dǎo)電材料。極板124可包含以下材料構(gòu)成的組中的一種或多種，該組包括Au、Cu、Ag、Al、Ti、Fe、Ni、黃銅和鋼(例如，V2A 鋼)、NiP、CuAu、CuAg, CuNi。電源102可被構(gòu)造為經(jīng)由第一芯片連接106和第一芯片載體連接108中的至少一個對芯片104提供電力，例如AC電力，例如AC源信號，例如，AC電力可經(jīng)由引線框引腳到芯片104供應(yīng)給引線框指部。所提供的AC信號的范圍可以在大約-0. 55V到大約+0. 55V之間，例如，在大約-0. 4V到大約+0. 4V之間，例如，在大約-0. 25V到大約+0. 25V之間。AC信號不應(yīng)擴展至低于-0. 55V和高于+0. 55V，以避免裝置輸入二極管上的電流。極板124可被構(gòu)造為從極板142覆蓋的芯片配置114的至少一部分感測電容信號。該電容信號可包括來自以下電容性阻抗組成的一組信號中的至少一個的貢獻芯片配置114與極板124之間的電容性阻抗、芯片104與極板124之間的電容性阻抗CD、芯片連接106與極板124之間的電容性阻抗Cw、芯片載體連接108與極板124之間的電容性阻抗Q。因此，檢測部分122的檢測電路126可被構(gòu)造為檢測由以下電容性阻抗組成的一組信號中的至少一個芯片配置114與極板124之間的電容性阻抗、芯片104與極板124之間的電容性阻抗Q1、芯片連接106與極板124之間的電容性阻抗Cw、芯片載體連接108與極板124之間的電容性阻抗Q。電源102可被構(gòu)造為經(jīng)由第一芯片連接106和第一芯片載體連接108中的至少一個對芯片104提供電力，并且其中，可保護芯片載體116的至少一個另外的芯片載體連接108a，例如連接至接地電壓。所述至少一個另外的芯片載體連接108a可位于第一芯片載體連接108附近。所述至少一個另外的芯片載體連接108a可包括多個其他的芯片載體連接108a、108b、108c。 所述至少一個另外的芯片載體連接108a可包括芯片配置114中的所有其他芯片載體連接。根據(jù)以下描述的各個實施方式，測量裝置可包括電源102，被構(gòu)造為經(jīng)由芯片連接106和芯片載體連接108中的至少一個對芯片104提供電力(例如AC電力，例如AC源信號)；芯片配置容納部分112，被構(gòu)造為容納芯片配置114，芯片配置114包括芯片104和經(jīng)由一個或多個芯片到芯片載體連接118連接至芯片104的芯片載體116 ;檢測部分122，包括極板124以及與極板124耦接并被構(gòu)造為檢測來自極板124的電信號的檢測電路126 ；其中，極板124被構(gòu)造為使得其覆蓋芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一部分；并且其中，極板124被進一步構(gòu)造為使得芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一部分不被極板124覆蓋。芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一部分被極板124覆蓋可意味著，芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一部分可與極板124電接合。例如，極板124可被構(gòu)造為感測或接收由芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一部分發(fā)射的電信號，例如電容信號。 芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一部分不被極板124覆蓋可意味著，芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一部分可不與極板124電接合。例如，極板124可被構(gòu)造為，使得由芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一部分發(fā)射的電信號(例如電容信號)的感測被最小化或防止。圖2A示出了根據(jù)一個實施方式的測量裝置200。相對于測量裝置100描述的所有特征的基本功能都可應(yīng)用于測量裝置200。測量裝置100的極板124被改進為極板224。以上相對于極板124描述的特征的功能可應(yīng)用于極板224。極板224可被構(gòu)造為使得其覆蓋芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一部分；并且其中，極板224被進一步構(gòu)造為使得芯片104、芯片載體116和芯片到芯片載體連接118中的至少一個的至少一部分不被極板224覆蓋。極板224可被構(gòu)造為使得其覆蓋一個或多個芯片到芯片載體連接118的至少一部分，并使得芯片104和芯片載體116的至少一部分不被極板224覆蓋。
極板224可被構(gòu)造為使得其覆蓋一個或多個芯片連接106的至少一部分，并使得芯片104的至少一部分、芯片載體116的至少一部分以及一個或多個芯片載體連接108的至少一部分不被極板224覆蓋。芯片配置114的一部分可不被極板224覆蓋,例如，芯片104可不被極板224覆蓋。極板224可被構(gòu)造為覆蓋一個或多個芯片到芯片載體連接118的至少一部分。極板224可包括環(huán)形極板，如圖2B的圖示210所示，例如，其中，可去除極板124的一部分，例如，二維矩形極板，以形成環(huán)形極板224。圖2B示出了極板224的頂側(cè)的視圖。極板224可包括環(huán)形極板，其中，可去除極板124的中心部分，以形成環(huán)形極板224。因為芯片配置114可包括多個芯片到芯片連接118、118a、118b，其中，包括經(jīng)由芯片連接(例如106)連接至芯片104的芯片載體連接(例如108)的每個芯片到芯片連接(例如118)可會聚 (converge)于芯片104處，所以環(huán)形極板224可在覆蓋會聚于芯片104處的多個芯片到芯片連接118、118a、118b的同時輕松地使芯片104不被覆蓋?？善ヅ錁O板224的大小，使得極板224可被構(gòu)造為覆蓋多個芯片到芯片連接118、118a、118b的一個或多個芯片連接106、106a、106b，并使一個或多個芯片載體連接108、108a、108b和芯片104不被覆蓋。可匹配極板224的大小，使得極板224可被構(gòu)造為覆蓋多個芯片到芯片連接118的一個或多個芯片載體連接108、108a、108b，并使一個或多個芯片連接106、106a、106b和芯片104不被覆蓋。此外，可如圖示220所示地構(gòu)造極板224，以覆蓋可能出現(xiàn)彎曲和異常的區(qū)域，例如，裝置元件的粘結(jié)區(qū)域242，其中會出現(xiàn)異常(例如彎曲)和“接近短路”現(xiàn)象。極板224可被構(gòu)造為覆蓋盡可能少的芯片104。通過相對于圖1A、圖IB和圖IC描述的測量裝置100的極板124，由檢測部分122的檢測電路126檢測到的電容信號可檢測來自芯片配置114的電容貢獻，包括芯片104與極板124之間的電容性阻抗CD、芯片連接106與極板124之間的電容性阻抗Cw、以及芯片載體連接108與極板124之間的電容性阻抗Q。通過改進的極板224，可將極板224與芯片配置114的目標(biāo)區(qū)域匹配，例如，特別是與芯片連接106匹配，從而改進芯片配置114的目標(biāo)區(qū)域的檢測，例如芯片連接106。芯片配置114的目標(biāo)區(qū)域可包括多個芯片連接106。這促進了導(dǎo)線變形的競爭性檢測機制，從而使來自芯片配置114的非目標(biāo)檢測區(qū)域的噪聲降到最小。例如，可以使來自非目標(biāo)檢測區(qū)域芯片104和芯片載體連接108的電容信號減到最小。例如，可以使芯片載體連接108與極板124之間的電容性阻抗Q以及芯片104與極板124之間的電容性阻抗Cd減到最小。環(huán)形探針極板224可包括去除了一部分的側(cè)部二維極板。環(huán)形探針極板224可包括去除了中心部分的側(cè)部二維極板。環(huán)形探針極板224可包括具有孔的側(cè)部二維極板。環(huán)形探針極板224可具有被定義為如上所述的探針極板124的尺寸的外環(huán)尺寸。環(huán)形探針極板224可具有寬度Wp和長度Lp的外環(huán)尺寸，其中，Wp和Lp可垂直于探針極板224的厚度t。相對于探針極板124描述的關(guān)于尺寸Wp和長度Lp的特征可應(yīng)用于環(huán)形探針極板224。環(huán)形探針極板224可具有內(nèi)環(huán)尺寸，內(nèi)環(huán)限定去除部分(例如孔)的面積，其中，內(nèi)環(huán)可具有寬度Wk和長度Lk。換句話說，去除部分可具有寬度Wk和長度Lk。換句話說，去除部分(例如孔)的橫截面面積可以是WkXLk。去除部分(例如極板224中的孔)的橫截面面積可等于或小于芯片的橫截面面積。去除部分(例如極板224中的孔)的橫截面面積可大于芯片的橫截面面積。去除部分(例如極板224中的孔)的長度Lk可等于或小于芯片104的長度L。。去除部分(例如極板224中的孔)的寬度Wk可等于或小于芯片104的寬度W。。去除部分(例如極板224中的孔)的長度Lp和去除部分(例如極板224中的孔)的寬度Wk中的至少一個可等于或小于芯片104的寬度W。和長度Lc中的至少一個。極板224的寬度Wp的范圍可以從大約0. 5mm到大約40臟，例如，從大約IOmm到大約3mm,例如，大約15mm到大約25mm。極板224的長度Lp的范圍可以從大約0. 5mm到大約40臟，例如，從大約IOmm到大約3mm,例如，大約15mm到大約25mm。極板224的寬度Wk的范圍可以從大約0. 5mm到大約40臟，例如，從大約IOmm到大 約3mm,例如，大約15mm到大約25mm。極板224的長度Lk的范圍可以從大約0. 5mm到大約40臟，例如，從大約IOmm到大約3mm,例如，大約15mm到大約25mm。通過實例，對于10_X IOmm的芯片封裝模塊182, S卩，Wb=10mm, L=IOmm,容納3mmX 3mm 的芯片 104, Sf^Wc=Smm, T,c=3mm,極板 224 可以是 10mmX IOmm 的極板，S卩，Wp=IOmm,Tt=1 Omm,并且，內(nèi)環(huán)大小可以是 3mmX3mm, S卩，ffE=3mm, LR=3mm。通過實例，對于10_X IOmm的芯片封裝模塊182, S卩，Wb=10mm, L=IOmm,容納3mmX3mm 的芯片 104, S卩，ffc=3mm, Lc=3mm,極板 224 可以是 9mmX9mm 的極板，S卩，ffP=9mm,LP=9mm,并且，內(nèi)環(huán)大小可以是 2. 5mmX2. 5mm, SP, ffE=2. 4mm, LR=2. 4mm。圖3示出了根據(jù)一個實施方式的測量裝置300。相對于測量裝置100和200描述的所有特征的基本功能都可應(yīng)用于測量裝置300。根據(jù)一個實施方式，測量裝置300可包括相對于圖I描述的測量裝置100，進一步包括形成于芯片配置114與極板124之間的頂部屏蔽板346。頂部屏蔽板346可被構(gòu)造為使得其形成在芯片配置114的與極板124相同的側(cè)部上。頂部屏蔽板346可被構(gòu)造為使得其形成在芯片104、芯片載體116和芯片到芯片載體連接118的至少一部分的上方。頂部屏蔽板346可被構(gòu)造為，使得其將芯片104、芯片載體116和芯片到芯片載體連接118的至少一部分相對于極板124屏蔽，例如隔離，并使得芯片104、芯片載體116和芯片載體連接118的至少一部分不通過頂部屏蔽板346相對于極板124屏蔽，例如隔離。例如，頂部屏蔽板346可被構(gòu)造為，使得最小化或防止由芯片104、芯片載體116和芯片到芯片載體連接118的至少一部分發(fā)射的電信號到達極板124,例如，防止該電信號與極板124電接合，并允許由芯片104、芯片載體116和芯片到芯片載體連接118的至少一部分發(fā)射的電信號到達極板124。頂部屏蔽板346可被構(gòu)造為，使得其將芯片104和芯片載體連接108的至少一部分相對于極板124屏蔽，例如隔離，并使得芯片連接106不通過頂部屏蔽板346相對于極板124屏蔽。例如，頂部屏蔽板346可被構(gòu)造為，使得最小化或防止由芯片104和芯片載體連接108的至少一部分發(fā)射的電信號到達極板124，并允許由芯片連接106發(fā)射的電信號到達極板124。
頂部屏蔽板346可被構(gòu)造為，使得通過頂部屏蔽板346屏蔽芯片配置114的非目標(biāo)檢測區(qū)域，例如，芯片104和一個或多個芯片載體連接108、108a、108b的至少一部分，并且，不通過頂部屏蔽板346屏蔽芯片配置114的目標(biāo)檢測區(qū)域，例如，一個或多個芯片連接106、106a、106b。頂部屏蔽板346可被構(gòu)造為，使得其位于芯片配置114上方的預(yù)定距離處，例如，頂部屏蔽板346可與芯片配置114隔開預(yù)定距離，并且，頂部屏蔽板346可形成在芯片配置114與極板124之間。頂部屏蔽板346可包含導(dǎo)電材料。頂部屏蔽板346可包含多層導(dǎo)電材料。頂部屏蔽板346可包含以下材料構(gòu)成的組中的一種或多種，該組包括Au、Cu、Ag、Al、Ti、Fe、Ni、黃銅和鋼(例如，V2A 鋼)、NiP, CuAu、CuAg, CuNi。頂部屏蔽板346可經(jīng)由粘合劑(例如膠水)附接(例如固定)至極板124的一部分。頂部屏蔽板346可放置成盡可能接近芯片配置114。頂部屏蔽板346可與芯片配 置114隔開預(yù)定距離d,該預(yù)定距離的范圍從大約0. 5mm到大約20mm,例如，從大約0. 6mm到大約IOmm,例如，從大約0. 7mm到大約3mm。可保護頂部屏蔽板346，例如電連接至接地電壓?？杀Ｗo頂部屏蔽板346，例如電連接至接地電壓以外的電壓。對頂部屏蔽板346提供的安全電壓的范圍可以在大約-0. 55V到大約+0. 55V之間，例如，在大約-0. 4V到大約+0. 4V之間，例如，在大約-0. 25V到大約+0. 25V之間。AC信號不應(yīng)擴展至低于-0. 55V和高于+0. 55V，以避免裝置輸入二極管上的電流。頂部屏蔽板346使得能夠進行頂部部分屏蔽，這促進了導(dǎo)線變形的競爭性檢測機制，從而使來自芯片配置114的非目標(biāo)檢測區(qū)域的噪聲降到最小，例如芯片104，例如來自一個或多個芯片載體連接108、108a、108b。例如，芯片載體連接108與極板124之間的電容性阻抗Q、以及芯片104與極板124之間的電容性阻抗Q3可減到最小。與極板224的覆蓋芯片配置114的目標(biāo)區(qū)域(例如芯片連接106)的極板區(qū)域相比，測量裝置300中的更大的極板面積124可導(dǎo)致更大的目標(biāo)區(qū)域信號，即，更大的可測量信號Cw。根據(jù)另一實施方式，測量裝置300的極板124可包括相對于圖2的測量裝置200描述的極板224。測量裝置300的極板224可包括以上相對于極板224描述的所有特征。圖4示出了根據(jù)一個實施方式的測量裝置400。相對于測量裝置100和200描述的所有特征的基本功能都可應(yīng)用于測量裝置400，測量裝置400進一步包括形成于芯片配置114的與探針極板124相對的側(cè)部上的底部屏蔽板448。底部屏蔽板448可被構(gòu)造為使得其形成在芯片配置114的目標(biāo)測量區(qū)域(例如芯片連接106)的與探針極板124相對的側(cè)部上。底部屏蔽板448可被構(gòu)造為使得其形成在芯片配置114下方。底部屏蔽板448可被構(gòu)造為使得其位于芯片配置114下方的預(yù)定距離處，例如，底部屏蔽板448可與芯片配置114隔開預(yù)定距離，并且可形成在芯片配置114的與探針極板124相對的側(cè)部上。底部屏蔽板448可包含導(dǎo)電材料。底部屏蔽板448可包含多層導(dǎo)電材料。底部屏蔽板448可包含以下材料構(gòu)成的組中的一種或多種,該組包括Au、Cu、Ag、Al、Ti、Fe、Ni、黃銅和鋼(例如，V2A鋼)、NiP, CuAu, CuAg, CuNi?？杀Ｗo底部屏蔽板448，例如電連接至接地電壓以外的電壓。對底部屏蔽板448提供的安全電壓的范圍可以在大約-0.55V到大約+0. 55V之間，例如，在大約-0. 4V到大約+0. 4V之間，例如，在大約-0. 25V到大約+0. 25V之間。AC信號不應(yīng)擴展至低于-0. 55V和高于+0. 55V，以避免裝置輸入二極管上的電流。
底部屏蔽板448使得能夠進行底部屏蔽，這促進了導(dǎo)線變形的競爭性檢測機制，從而使從芯片配置114的目標(biāo)檢測區(qū)域檢測到的信號最大化。因此，目標(biāo)信號，例如來自芯片連接106的目標(biāo)信號，可包括芯片連接106與極板124之間的電容性阻抗Cw以及底部屏蔽板448與芯片連接106之間的另一電容性阻抗CA。可用總和電容性阻抗Cb來表示電容性阻抗Cw與電容性阻抗Ca之和。根據(jù)另一實施方式，測量裝置400的極板124可包括相對于圖2的測量裝置200描述的極板224。測量裝置400的極板224可包括以上相對于極板224描述的所有特征。圖5示出了根據(jù)一個實施方式的測量裝置500。相對于測量裝置100、200、300和400描述的所有特征的基本功能都可應(yīng)用于測量裝置500，測量裝置500進一步包括以上相對于測量裝置300描述的頂部屏蔽板346和以上相對于測量裝置400描述的底部屏蔽板448。頂部屏蔽板346可被構(gòu)造為使得其形成于芯片配置114與極板124之間，并使得 通過頂部屏蔽板346來屏蔽芯片配置114的非目標(biāo)檢測區(qū)域，例如，芯片104和一個或多個芯片載體連接108、108a、108b的至少一部分，并且不通過頂部屏蔽板346來屏蔽芯片配置114的目標(biāo)檢測區(qū)域，例如芯片連接106。底部屏蔽板448可被構(gòu)造為使得其形成于芯片配置114的目標(biāo)測量區(qū)域(例如芯片連接106)的與探針極板124相對的側(cè)部上。頂部屏蔽板346使得能夠進行頂部部分屏蔽，這促進了導(dǎo)線變形的競爭性檢測機制，從而使來自芯片配置114的非目標(biāo)檢測區(qū)域的噪聲降到最小，例如，使來自芯片104的噪聲降到最小，例如，使來自一個或多個芯片載體連接108、108a、108b的噪聲降到最小。例如，一個或多個芯片載體連接108、108a、108b與極板124之間的電容性阻抗Q以及芯片104與極板124之間的電容性阻抗Cd可減到最小。與極板224的覆蓋芯片配置114的目標(biāo)區(qū)域(例如芯片連接106)的極板區(qū)域相比，測量裝置300中的更大的極板面積124可導(dǎo)致更大的目標(biāo)區(qū)域信號，即，更大的可測量信號C；。底部屏蔽板448使得能夠進行底部屏蔽，這促進了導(dǎo)線變形的競爭性檢測機制，從而使從芯片配置114的目標(biāo)檢測區(qū)域檢測到的信號增到最大。因此，目標(biāo)信號，例如來自芯片連接106的目標(biāo)信號，可包括芯片連接106與極板124之間的電容性阻抗Cw以及底部屏蔽板448與芯片連接106之間的另一電容性阻抗CA。可用總和電容性阻抗Cb來表示電容性阻抗Cw與電容性阻抗Ca之和。根據(jù)另一實施方式，測量裝置500的極板124可包括相對于圖2的測量裝置200描述的極板224。測量裝置500的極板224可包括以上相對于極板224描述的所有特征。圖6示出了用于測量芯片到芯片載體連接的方法600，該方法包括構(gòu)造電源，以經(jīng)由芯片連接和芯片載體連接中的至少一個對芯片提供電力，例如AC電力，例如AC源信號(610中)；通過芯片配置容納部分容納芯片配置，該芯片配置包括芯片和一個或多個芯片到芯片載體連接(620中)；利用包括極板和與極板耦接的檢測電路的檢測部分檢測來自極板的電信號，同時用極板覆蓋芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分(630中)；以及使得芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分不被極板覆蓋(640 中)。
圖7的圖示700示出了被構(gòu)造為執(zhí)行用于測量芯片到芯片載體連接的指令的計算機設(shè)備758，包括執(zhí)行用于構(gòu)造電源以經(jīng)由芯片連接和芯片載體連接中的至少一個對芯片提供電力(例如電信號，例如AC源信號)的指令；執(zhí)行用于通過芯片配置容納部分容納芯片配置的指令，該芯片配置包括芯片和一個或多個芯片到芯片載體連接；執(zhí)行利用包括極板以及與極板耦接的檢測電路的檢測部分檢測來自極板的電信號同時用極板覆蓋芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分的指令；以及執(zhí)行用于使得芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分不被極板覆蓋的指令。
計算機設(shè)備658可與檢測電路126電連接。計算機設(shè)備658可包括處理電路662，例如，用于處理來自檢測電路126的信號數(shù)據(jù)的中央處理器CPU。處理電路662可連接至控制器電路664。處理電路662可包括控制器電路664。處理電路662可連接至至少一個存儲電路，例如存儲電路666，例如RAM電路，例如存儲電路668，ROM電路。處理電路662可通過總線電路672 (例如系統(tǒng)總線)連接至控制器電路664、存儲電路666和存儲電路664中的至少一個?？刂破麟娐?64可被構(gòu)造為處理用于測量芯片到芯片載體連接的控制指令，包括處理用于構(gòu)造電源以經(jīng)由芯片連接和芯片載體連接中的至少一個對芯片提供電力(例如電信號，例如AC源信號)的控制指令；處理用于通過芯片配置容納部分容納芯片配置的控制指令，該芯片配置包括芯片和一個或多個芯片到芯片載體連接；處理利用包括極板以及與極板耦接的檢測電路的檢測部分檢測來自極板的電信號同時用極板覆蓋芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分的控制指令；以及處理用于使得芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分不被極板覆蓋的控制指令。提供了根據(jù)各個實施方式的測量裝置，該測量裝置包括電源，被構(gòu)造為經(jīng)由芯片連接和芯片載體連接中的至少一個對芯片提供電力；芯片配置容納部分，被構(gòu)造為容納芯片配置，該芯片配置包括芯片和經(jīng)由一個或多個芯片到芯片載體連接而連接至芯片的芯片載體；檢測部分，包括極板以及與極板耦接并被構(gòu)造為檢測來自極板的電信號的檢測電路；其中，極板被構(gòu)造為使得其覆蓋芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分；并且其中，極板被進一步構(gòu)造為使得芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分不被極板覆蓋。根據(jù)一個實施方式，電源包括被構(gòu)造為對芯片提供AC電信號的AC信號源。根據(jù)一個實施方式，極板被構(gòu)造為使得其覆蓋一個或多個芯片到芯片載體連接的至少一部分，并使得芯片和芯片載體的至少一部分不被極板覆蓋。根據(jù)一個實施方式，極板被構(gòu)造為使得其覆蓋芯片連接的至少一部分，并使得芯片、芯片載體和芯片載體連接的至少一部分不被極板覆蓋。根據(jù)一個實施方式，極板被構(gòu)造為使得其覆蓋一個或多個芯片到芯片載體連接的至少一部分。根據(jù)一個實施方式，極板被構(gòu)造為使得其覆蓋一個或多個芯片連接的至少一部分。根據(jù)一個實施方式，極板被構(gòu)造為包含以下材料構(gòu)成的組中的一種或多種，該組包括Au、Cu、Ag、Al、Ti、Fe、Ni、黃銅鋼、V2A 鋼、NiP、CuAu、CuAg, CuNi。根據(jù)一個實施方式，極板包括以下極板構(gòu)成的組中的一個或多個，該組包括二維極板、三維極板、去除了中心部分的極板、矩形環(huán)形極板、圓形環(huán)形極板。根據(jù)一個實施方式,芯片包括半導(dǎo)體芯片。 根據(jù)一個實施方式，每個芯片到芯片載體連接包括經(jīng)由芯片連接而連接至芯片的芯片載體連接。根據(jù)一個實施方式，芯片載體連接包括以下芯片載體連接構(gòu)成的組中的一個或多個的至少一部分，該組包括引線框、導(dǎo)電跡線、基板中的金屬跡線、導(dǎo)電導(dǎo)線、焊線、倒裝凸點、硅穿孔TSV、塑封體穿孔TMV、芯片封裝互連。根據(jù)一個實施方式，芯片連接包含導(dǎo)電材料。根據(jù)一個實施方式，電源被構(gòu)造為經(jīng)由第一芯片連接和第一芯片載體連接中的至少一個對芯片提供電力，并且其中，至少一個另外的芯片載體連接與接地電壓連接。根據(jù)一個實施方式，檢測電路被構(gòu)造為檢測由以下電容性阻抗組成的信號組中的至少一個芯片配置與極板之間的電容性阻抗、芯片與極板之間的電容性阻抗、芯片連接與極板之間的電容性阻抗、載體連接與極板之間的電容性阻抗。根據(jù)一個實施方式，測量裝置進一步包括形成于芯片配置與極板之間的頂部屏蔽板。根據(jù)一個實施方式，頂部屏蔽板被構(gòu)造為使得其將芯片、芯片載體和芯片到芯片載體連接的至少一部分相對于極板屏蔽，并使得芯片、芯片載體和芯片載體連接的至少一部分相對于極板屏蔽。根據(jù)一個實施方式，頂部屏蔽板被構(gòu)造為使得其將芯片和芯片載體連接的至少一部分相對于極板屏蔽，并使得芯片連接不通過頂部屏蔽板相對于極板屏蔽。根據(jù)一個實施方式，頂部屏蔽板包含導(dǎo)電材料。根據(jù)一個實施方式，測量裝置進一步包括形成于芯片配置的與探針極板相對的側(cè)部上的底部屏蔽板。根據(jù)一個實施方式，底部屏蔽板被構(gòu)造為使得其形成于芯片連接的與探針極板相對的側(cè)部上。根據(jù)一個實施方式，底部屏蔽板包含導(dǎo)電材料。根據(jù)一個實施方式，測量裝置進一步包括用于從極板選擇電信號的多路復(fù)用電路。根據(jù)一個實施方式，測量裝置進一步包括用于處理由檢測電路檢測到的一個或多個電信號的處理電路。提供了一種用于測量芯片到芯片載體連接的方法，該方法包括將電源構(gòu)造為經(jīng)由芯片連接和芯片載體連接中的至少一個對芯片提供電力；通過芯片配置容納部分容納芯片配置，該芯片配置包括芯片和一個或多個芯片到芯片載體連接；利用包括極板和與極板耦接的檢測電路的檢測部分檢測來自極板的電信號，同時用極板覆蓋芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分；以及使得芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分不被極板覆蓋。圖8A示出了用于標(biāo)記為M的裝置的X射線特寫圖。圖示800示出了芯片到芯片連接(例如引腳37和38)的X射線特寫圖。圖示810示出了芯片到芯片連接(例如引腳107和108)的X射線特寫圖。裝置#4的引腳37、38、107和108中的至少一個的異?？砂ㄝd體連接108，例如，引線指部，其水平地彎曲，并表現(xiàn)出導(dǎo)線掃掠。圖SB示出了用于標(biāo)記為#5的裝置的X射線特寫圖。圖示820示出了芯片到芯片連接(例如引腳26，例如引腳57和58)的X射線特寫圖。裝置#5的引腳57和58中的至少一個的異?？砂ㄝd體連接108，例如，引線指部，其豎直地彎曲。圖8C的圖示830示出了對于具有已知異常的裝置#4和裝置#5以及參考裝置#refl和#ref2的利用根據(jù)一個實施方式的測量裝置100所測量的所測電容和引腳數(shù)量的關(guān)系。水平彎曲和導(dǎo)線掃掠的異常證明了與參考裝置#ref I和#ref2相比而言的裝置#4的小故障特征。將通過鏡像保護來改進該信號。裝置#5的引線框的豎直彎曲的異常證明了非常大的故障特征。各個實施方式提供了一種用于檢測異常以及與正常電容的偏離的裝置和方法，該偏離通過芯片與引線框之間的工作良好的電連接感應(yīng)。通過及早檢測與正常電容的偏離，可以識別缺陷，例如，引線框指部、引線框引腳、接合線中的缺陷，并且，可以甚至在裝置測量之前丟棄“外露層”，從而對裝置的質(zhì)量改進有很大幫助。雖然已經(jīng)參考特定實施方式具體示出并描述了本發(fā)明，但是，本領(lǐng)域技術(shù)人員應(yīng)理解，在不背離如所附權(quán)利要求限定的本發(fā)明的實質(zhì)和范圍的前提下，可對形式和細節(jié)進行各種改變。因此，由所附權(quán)利要求表示本發(fā)明的范圍，從而旨在包含處于權(quán)利要求的含義 和等同范圍內(nèi)的所有變化。
權(quán)利要求
1.一種測量裝置，包括 電源，被構(gòu)造為經(jīng)由芯片連接和芯片載體連接中的至少一個對芯片提供電力； 芯片配置容納部分，被構(gòu)造為容納芯片配置，所述芯片配置包括芯片和經(jīng)由一個或多個芯片到芯片載體連接而連接至所述芯片的芯片載體； 檢測部分，包括極板；檢測電路，與所述極板耦接并被構(gòu)造為從所述極板檢測電信號; 其中，所述極板被構(gòu)造為使得其覆蓋所述芯片、所述芯片載體和所述芯片到芯片載體連接中的至少一個的至少一部分；并且 其中，所述極板被進一步構(gòu)造為使得所述芯片、所述芯片載體和所述芯片到芯片載體連接中的至少一個的至少一部分不被所述極板覆蓋。
2.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述電源包括被構(gòu)造為對芯片提供AC電信號的AC信號源。
3.根據(jù)權(quán)利要求I所述的測量裝置，其中，將所述極板構(gòu)造為，使得其覆蓋所述一個或多個芯片到芯片載體連接的至少一部分，并使得所述芯片和所述芯片載體的至少一部分不被所述極板覆蓋。
4.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述極板被構(gòu)造為使得其覆蓋所述芯片連接的至少一部分，并使得所述芯片、所述芯片載體和所述芯片載體連接的至少一部分不被所述極板覆蓋。
5.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述極板被構(gòu)造為使得其覆蓋所述一個或多個芯片到芯片載體連接的至少一部分。
6.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述極板被構(gòu)造為所述使得其覆蓋一個或多個芯片連接的至少一部分。
7.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述極板被構(gòu)造為包含以下材料構(gòu)成的組中的一種或多種，該組包括Au、Cu、Ag、Al、Ti、Fe、Ni、黃銅鋼、V2A 鋼、NiP、CuAu> CuAg>CuNi。
8.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述極板包括以下極板構(gòu)成的組中的一個或多個，該組包括二維極板、三維極板、去除了中心部分的極板、矩形環(huán)形極板、圓形環(huán)形極板。
9.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述芯片包括半導(dǎo)體芯片。
10.根據(jù)權(quán)利要求I所述的測量裝置，其中，每個芯片到芯片載體連接包括經(jīng)由芯片連接而連接至所述芯片的芯片載體連接。
11.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述芯片載體連接包括以下芯片載體連接構(gòu)成的組中的一個或多個的至少一部分，該組包括 引線框、導(dǎo)電跡線、基板中的金屬跡線、導(dǎo)電導(dǎo)線、焊線、倒裝凸點、硅穿孔TSV、塑封體穿孔TMV、芯片封裝互連。
12.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述芯片連接包含導(dǎo)電材料。
13.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述電源被構(gòu)造為經(jīng)由第一芯片連接和第一芯片載體連接中的至少一個對芯片提供電力，并且其中，至少一個另外的芯片載體連接與接地電壓連接。
14.根據(jù)權(quán)利要求I所述的測量裝置，其中，所述檢測電路被構(gòu)造為檢測由以下電容性阻抗組成的信號組中的至少一個所述芯片配置與所述極板之間的電容性阻抗、所述芯片與所述極板之間的電容性阻抗、所述芯片連接與所述極板之間的電容性阻抗、所述載體連接與所述極板之間的電容性阻抗。
15.根據(jù)權(quán)利要求I所述的測量裝置，進一步包括形成于所述芯片配置與所述極板之間的頂部屏蔽板。
16.根據(jù)權(quán)利要求14所述的測量裝置，其中，所述頂部屏蔽板被構(gòu)造為使得其將所述芯片、所述芯片載體和所述芯片到芯片載體連接的至少一部分相對于所述極板屏蔽，并使得所述芯片、所述芯片載體和所述芯片載體連接的至少一部分不通過所述頂部屏蔽板相對于所述極板屏蔽。
17.根據(jù)權(quán)利要求14所述的測量裝置，其中，所述頂部屏蔽板被構(gòu)造為使得其將所述 芯片和所述芯片載體連接的至少一部分相對于所述極板屏蔽，并使得所述芯片連接不通過所述頂部屏蔽板相對于所述極板屏蔽。
18.根據(jù)權(quán)利要求14所述的測量裝置，其中，所述頂部屏蔽板包含導(dǎo)電材料。
19.根據(jù)權(quán)利要求I所述的測量裝置，進一步包括形成于所述芯片配置的與探針極板相對的側(cè)部上的底部屏蔽板。
20.根據(jù)權(quán)利要求18所述的測量裝置，其中，所述底部屏蔽板被構(gòu)造為使得其形成于芯片連接的與探針極板相對的側(cè)部上。
21.根據(jù)權(quán)利要求18所述的測量裝置，其中，所述底部屏蔽板包含導(dǎo)電材料。
22.根據(jù)權(quán)利要求I所述的測量裝置，進一步包括用于從所述極板選擇電信號的多路復(fù)用電路。
23.根據(jù)權(quán)利要求I所述的測量裝置，進一步包括用于處理由所述檢測電路檢測到的一個或多個電信號的處理電路。
24.一種用于測量芯片到芯片載體連接的方法，所述方法包括將電源構(gòu)造為經(jīng)由芯片連接和芯片載體連接中的至少一個對芯片提供電力； 通過芯片配置容納部分容納芯片配置，所述芯片配置包括芯片和一個或多個芯片到芯片載體連接； 利用包括極板和與所述極板耦接的檢測電路的檢測部分從所述極板檢測電信號，同時用所述極板覆蓋所述芯片、所述芯片載體和所述芯片到芯片載體連接中的至少一個的至少一部分；以及 使得所述芯片、所述芯片載體和所述芯片到芯片載體連接中的至少一個的至少一部分不被所述極板覆蓋。
全文摘要
提供了一種測量裝置和用于測量芯片到芯片載體連接的方法，該測量裝置包括電源，被構(gòu)造為經(jīng)由芯片連接和芯片載體連接中的至少一個對芯片提供電力；芯片配置容納部分，被構(gòu)造為容納芯片配置，該芯片配置包括芯片和經(jīng)由一個或多個芯片到芯片載體連接與芯片連接的芯片載體；檢測部分，包括極板以及與極板耦接并被構(gòu)造為從極板檢測電信號的檢測電路；其中，極板被構(gòu)造為使得其覆蓋芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分；并且其中，極板被進一步構(gòu)造為使得芯片、芯片載體和芯片到芯片載體連接中的至少一個的至少一部分不被極板覆蓋。
文檔編號G01R27/26GK102967769SQ201210320660
公開日2013年3月13日 申請日期2012年8月31日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者約翰·克爾茨, 弗朗茨·舍恩貝格爾, 薛明 申請人:英飛凌科技股份有限公司