專利名稱：半導(dǎo)體存儲器模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在模塊基板上安裝了半導(dǎo)體芯片的半導(dǎo)體存儲器模塊。
背景技術(shù)：
半導(dǎo)體存儲器大多被利用于個人計(jì)算機(jī)、工作站等。此外，由于近年的個人計(jì)算機(jī)正在實(shí)現(xiàn)高速化、高密度化和高功能化，故半導(dǎo)體存儲器必須進(jìn)一步增加存儲器容量。此外，大量使用低成本的存儲器的市場正在擴(kuò)大。因此，對半導(dǎo)體存儲器要求進(jìn)一步實(shí)現(xiàn)大容量化和低成本化。
在上述那樣的半導(dǎo)體存儲器中，由于在每單位比特的成本方面較為有利，故在個人計(jì)算機(jī)等中的DRAM(動態(tài)隨機(jī)存取存儲器)的使用量正在增加。對于DRAM來說，即使使容量增加，通過增加晶片直徑，也可降低每單位比特的成本，因此，DRAM正在頻繁地被使用。
但是，即使在DRAM中，由于伴隨大容量化的測試時(shí)間和測試成本的增加及伴隨微細(xì)化加工技術(shù)的高級化的開發(fā)費(fèi)和高級的設(shè)備用的費(fèi)用非常大的緣故，是否能降低其成本也正在成為問題。
DRAM的輸入輸出的位結(jié)構(gòu)通常是4位、8位或16位，由于位數(shù)的種類的寬度變窄，故通常一般使用將多個DRAM作成1個模塊的存儲器。這樣，大多在模塊狀態(tài)下使用DRAM等的半導(dǎo)體存儲器。
圖19和圖20中示出了現(xiàn)有的半導(dǎo)體存儲器模塊的例子?，F(xiàn)有的半導(dǎo)體存儲器模塊象與能在印刷布線基板的兩面上安裝部件的表面安裝技術(shù)對應(yīng)的SOP(小輪廓封裝)和TSOP(薄小輪廓封裝)等那樣，成為在模塊基板102上安裝了在模塑樹脂108中摸塑了裸芯片101、安裝島104、鍵合引線105和引線框110的單個芯片117的結(jié)構(gòu)。
此外，伴隨存儲器芯片的高性能化和高功能化，對于存儲器封裝體來說，將小型化和薄型化作為基本的開發(fā)的趨勢進(jìn)行了開發(fā)。而且，在存儲器封裝體中采用了插入方式，但近年來，隨著采用表面安裝方式，封裝體的形態(tài)發(fā)生了較大的變化。
現(xiàn)在，與插入方式相比，表面安裝方式成為主流，對其要求封裝體的進(jìn)一步的小型化和薄型化?，F(xiàn)在，通過使用半導(dǎo)體存儲器模塊來謀求設(shè)計(jì)的簡化、可靠性的提高以及成本下降。
此外，在現(xiàn)有的半導(dǎo)體存儲器模塊的制造過程中，在制造了半導(dǎo)體存儲器模塊后的模塊測試中，在發(fā)生了不合格芯片的情況下，進(jìn)行測試和不合格芯片的更換，直到消除該不合格芯片為止。
在上述現(xiàn)有的半導(dǎo)體存儲器模塊的制造過程中，在被檢測出不合格的存儲器芯片的更換中存在需要很多時(shí)間和工夫的問題。再者，作為能容易地進(jìn)行高密度安裝的半導(dǎo)體存儲器模塊，有COB(板上的芯片)化的存儲器模塊，但在現(xiàn)有的COB化的存儲器模塊中，在對裸芯片進(jìn)行了摸塑密封后，存在不能修復(fù)被檢測出不合格的裸芯片的問題。
對于該問題，本申請的發(fā)明者門研究了，即使在利用模塑樹脂對芯片進(jìn)行了摸塑后檢測出芯片的不合格的情況下，通過新安裝合格芯片來制造能有效地利用多個裸芯片中成為不合格的裸芯片以外的裸芯片的半導(dǎo)體存儲器模塊。
但是，在新安裝修復(fù)用的芯片的情況下，如果通過安裝代替裸芯片的全部功能的修復(fù)芯片來修復(fù)半導(dǎo)體模塊，則在檢測出在裸芯片內(nèi)部形成的多個存儲體中只有一部分存儲體為不合格的情況下，不能發(fā)揮合格的其它的存儲體的功能，必須在模塊基板上安裝全部的存儲體的功能良好的新的修復(fù)芯片。在這樣的修復(fù)方法中，不能有效地利用被檢測出不合格的裸芯片的多個存儲體中的合格的存儲體的功能。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供下述的半導(dǎo)體存儲器模塊在檢測出在裸芯片內(nèi)部形成的多個存儲體中一部分存儲體為不合格的情況下，能安裝既有效地利用作為合格的其它的存儲體的功能、又起到成為不合格的存儲體的代替功能的芯片以進(jìn)行修復(fù)。
本發(fā)明的半導(dǎo)體存儲器模塊是具備模塊基板和在該半導(dǎo)體存儲器模塊上安裝的半導(dǎo)體芯片的半導(dǎo)體存儲器模塊。
此外，本發(fā)明的半導(dǎo)體存儲器模塊的半導(dǎo)體芯片包含可存儲數(shù)據(jù)的多個存儲體；以及地址輸入端子，被輸入能指定使該多個存儲體中的哪一個存儲體存儲數(shù)據(jù)的存儲體指定信號。
此外，本發(fā)明的半導(dǎo)體存儲器模塊在半導(dǎo)體芯片的內(nèi)部或外部設(shè)置了指定存儲體激活/非激活選擇電路，該電路在被輸入存儲體指定信號的同時(shí)，能選擇是否使指定存儲體成為非激活狀態(tài)，在該非激活狀態(tài)下，在輸入了該存儲體指定信號時(shí)，不對該指定存儲體輸入在由該存儲體指定信號指定的指定存儲體中存儲的預(yù)定的數(shù)據(jù)。
按照上述的結(jié)構(gòu)，通過具有指定存儲體激活/非激活選擇電路，能只在輸入了指定成為不合格的存儲體的存儲體指定信號的情況下，使半導(dǎo)體芯片成為非激活狀態(tài)。因此，如果再安裝代替指定存儲體的功能的代替用半導(dǎo)體芯片，則既可有效地利用半導(dǎo)體芯片中的指定存儲體以外的存儲體，又可修復(fù)半導(dǎo)體存儲器模塊。此外，對于半導(dǎo)體芯片來說，由于不在半導(dǎo)體芯片內(nèi)輸入在指定存儲體中被存儲的預(yù)定的數(shù)據(jù)，故可防止半導(dǎo)體芯片消耗不必要的電力。
本發(fā)明的半導(dǎo)體存儲器模塊中，代替用半導(dǎo)體芯片可具有多個存儲體，多個存儲體中的代替指定存儲體使用的存儲體以外的存儲體中包含成為不合格的存儲體。
按照上述的結(jié)構(gòu)，在修復(fù)半導(dǎo)體存儲器模塊時(shí)，作為代替用半導(dǎo)體芯片，可使用被檢測出包含不合格的存儲體的半導(dǎo)體芯片。因此，可有效地利用以往被廢棄的、一部分存儲體不合格的半導(dǎo)體芯片、即部分的合格品來修復(fù)半導(dǎo)體存儲器模塊。
本發(fā)明的半導(dǎo)體存儲器模塊具備指定指令控制啟動電路，該電路是被輸入多種指令的指令輸入電路，在輸入了該多種指令中的指定的種類的指令的情況下，指定存儲體激活/非激活選擇電路與是否使指定存儲體成為非激活狀態(tài)無關(guān)地輸出將半導(dǎo)體芯片控制成由指定的種類的指令指定的控制狀態(tài)的信號。
按照上述的結(jié)構(gòu)，指定存儲體激活/非激活選擇電路與是否使指定存儲體成為非激活狀態(tài)無關(guān)，在對半導(dǎo)體芯片輸入了指定的種類的指令的情況下，將半導(dǎo)體芯片控制成基于該指定種類的指令的控制狀態(tài)。其結(jié)果，可防止起因于使指定存儲體成為非激活狀態(tài)而在合格的其它的存儲體的控制中產(chǎn)生不良情況。


圖1是示出在實(shí)施例的半導(dǎo)體存儲器模塊中利用模塑樹脂對在模塊基板上安裝的多個裸芯片以一體的方式進(jìn)行了摸塑的狀態(tài)的圖。
圖2是說明在模塊基板上安裝的裸芯片用的圖。
圖3是說明在模塊基板上安裝的裸芯片和裸芯片的剖面結(jié)構(gòu)用的圖。
圖4是說明在模塊基板上安裝的裸芯片的一部分成為不合格品的情況用的圖。
圖5是說明使用在模塊基板的背面上安裝的合格芯片來修復(fù)半導(dǎo)體存儲器模塊的情況用的圖。
圖6是說明修復(fù)前的模塊基板的結(jié)構(gòu)用的圖。
圖7是說明修復(fù)后的模塊基板的結(jié)構(gòu)用的圖。
圖8是示出在實(shí)施例的半導(dǎo)體存儲器模塊中在芯片中的一部分的存儲體成為不合格品的情況下用在背面上安裝的部分合格品來修復(fù)半導(dǎo)體存儲器模塊的狀態(tài)的圖。
圖9是說明在本實(shí)施例的半導(dǎo)體存儲器模塊中使用的裸芯片內(nèi)部的存儲器陣列存儲體的結(jié)構(gòu)用的圖。
圖10是說明在本實(shí)施例的半導(dǎo)體存儲器模塊中使用的裸芯片或修復(fù)芯片的內(nèi)部或外部設(shè)置了INB電路的狀態(tài)用的圖。
圖11是說明INB電路用的圖。
圖12是說明熔斷器電路用的圖。
圖13是更具體地說明熔斷器電路用的圖。
圖14是說明對圖13中示出的電路輸入的信號和輸出的信號的轉(zhuǎn)換的時(shí)序用的圖。
圖15是說明對本實(shí)施例的半導(dǎo)體存儲器模塊的裸芯片或修復(fù)芯片輸入的指令用的指令表。
圖16是說明輸入到存儲體地址中的信號和分別從輸出端子A、B、C、D輸出的信號的轉(zhuǎn)換的時(shí)序用的時(shí)序圖。
圖17是說明從/CS端子輸入的信號和分別從輸出端子E、F、G、H輸出的信號的轉(zhuǎn)換的時(shí)序用的時(shí)序圖。
圖18是說明從/CS端子、/RAS端子、/CAS端子和/WE端子輸入的信號和分別從輸出端子E、F、G、H、I輸出的信號的轉(zhuǎn)換的邏輯用的邏輯圖。
圖19是從上面一側(cè)看現(xiàn)有的半導(dǎo)體存儲器模塊的結(jié)構(gòu)用的圖。
圖20是說明現(xiàn)有的半導(dǎo)體存儲器模塊的剖面結(jié)構(gòu)用的圖。
發(fā)明的
具體實(shí)施例方式
以下，使用圖1～圖7，說明在利用模塑樹脂覆蓋了裸芯片后能修復(fù)的本發(fā)明的實(shí)施例的半導(dǎo)體存儲器模塊。
本實(shí)施例的半導(dǎo)體存儲器模塊在檢測出被摸塑的裸芯片為不合格的情況下，通過在模塊基板上安裝代替該裸芯片的修復(fù)芯片來進(jìn)行修復(fù)。
在圖1中示出了實(shí)施例的半導(dǎo)體存儲器模塊。如圖1中所示，在實(shí)施例的半導(dǎo)體存儲器模塊中，在模塊基板2的一個主表面上直接安裝多個裸芯片1，利用模塑樹脂8以一體的方式對多個裸芯片1進(jìn)行了摸塑。
此外，如圖2中所示，利用鍵合引線5連接了在裸芯片1上設(shè)置的鍵合焊區(qū)6與在模決基板2上設(shè)置的布線焊區(qū)7。
此外，在檢測出多個裸芯片1中的某一個裸芯片1為不合格的情況下，如圖3中所示，實(shí)施例的半導(dǎo)體存儲器模塊成為能在設(shè)置了多個裸芯片1的主表面的背面一側(cè)安裝代替裸芯片1使用的修復(fù)芯片3的結(jié)構(gòu)。
再有，在本實(shí)施例的半導(dǎo)體存儲器模塊中，示出了在模塊基板2的一個面(表面)上安裝裸芯片1、在另一個面(背面)上安裝修復(fù)芯片3的例子，但在能增大模塊基板2的情況下，也可只在模塊基板的一個面上安裝裸芯片和修復(fù)芯片這兩者，在另一個面上不安裝芯片。
在本實(shí)施例的半導(dǎo)體存儲器模塊中，在模塊基板2的表面上安裝的裸芯片1和代替該裸芯片1使用的、在模塊基板2的背面上安裝的修復(fù)芯片3使用共同的電布線20。此外，在模塊基板2的背面上安裝修復(fù)芯片3的情況下，電布線20如圖3中所示，經(jīng)貫通模塊基板2的通孔分別與在表面上安裝的多個裸芯片1和在背面的多個修復(fù)芯片安裝區(qū)域上安裝的修復(fù)芯片3這兩者導(dǎo)電性地連接。
在本實(shí)施例的半導(dǎo)體存儲器模塊的制造方法中，如圖2中所示，在模塊基板2上安裝了多個裸芯片1后，利用鍵合引線5導(dǎo)電性地連接在裸芯片1上設(shè)置的鍵合焊區(qū)6與在模塊基板2上設(shè)置的布線焊區(qū)7。其后，如圖3中所示，通過利用模塑樹脂8以一體的方式摸塑多個裸芯片1，完成半導(dǎo)體存儲器模塊。此外，已完成的半導(dǎo)體存儲器模塊成為能根據(jù)需要在模塊基板2的背面上以單個的方式安裝已被摸塑的修復(fù)芯片3的結(jié)構(gòu)。
因此，在系統(tǒng)測試等的制造了半導(dǎo)體存儲器模塊后的各種測試中，在檢測出多個裸芯片1中的指定的裸芯片1的多個存儲體中的指定的存儲體中存在不合格品的情況下，通過在模塊基板2的背面上安裝修復(fù)芯片3，使修復(fù)芯片3起到指定的裸芯片1的成為不合格品的指定的存儲體的代替功能，可修復(fù)半導(dǎo)體存儲器模塊。
但是，為了使修復(fù)芯片3起到被檢測出為不合格品的指定的裸芯片1的指定的存儲體的代替功能，必須使被檢測出為不合格品的裸芯片1的指定的存儲體的工作停止。因此，在本實(shí)施例的半導(dǎo)體存儲器模塊中，必須控制裸芯片1的指定的存儲體發(fā)揮其功能的激活狀態(tài)和裸芯片1的指定的存儲體不發(fā)揮其功能的非激活狀態(tài)。
其結(jié)果，在本實(shí)施例的半導(dǎo)體存儲器模塊中，使用后述的INB(輸入緩沖)電路，可變更指定的裸芯片1的指定的存儲體的激活狀態(tài)和非激活狀態(tài)，通過使被檢測出為不合格品的指定的裸芯片1的指定的存儲體成為非激活狀態(tài)，能使修復(fù)芯片3起到指定的存儲體1的功能。此外，將修復(fù)芯片3構(gòu)成為利用INB電路的功能使起到裸芯片1的代替功能的存儲體以外的存儲體成為停止其功能的非激活狀態(tài)。
再有，在本實(shí)施例的半導(dǎo)體存儲器模塊中，在模塊基板2上安裝多個裸芯片1并導(dǎo)電性地連接了裸芯片1的鍵合焊區(qū)6與模塊基板2的布線焊區(qū)7后，利用模塑樹脂8以一體的方式進(jìn)行了摸塑。因此，可減小半導(dǎo)體存儲器模塊的安裝面積。
在圖4和圖5中示出了修復(fù)后的模塊基板的結(jié)構(gòu)例。如圖4和圖5中所示，在半導(dǎo)體存儲器模塊中，在模塊基板2的表面上安裝了裸芯片1(D0～D7)，在背面上設(shè)置了修復(fù)時(shí)安裝的修復(fù)芯片3(D’0～D’7)用的修復(fù)芯片安裝區(qū)域。
在圖6中示出了修復(fù)前的安裝了裸芯片1(D0～D7)的模塊基板2的表面和背面的框圖。在圖7中示出了修復(fù)后的安裝了修復(fù)時(shí)使用的被摸塑的單個的修復(fù)芯片3(D’0～D’7)的模塊基板2的表面和背面的框圖。再有，假定裸芯片1(D0～D7)和修復(fù)芯片3(D’0～D’7)使用分別連接到共同的電布線20上的數(shù)據(jù)輸入輸出端子DQ0～DQ63。再有，數(shù)據(jù)輸入輸出端子DQ0～DQ63是連接到其它的電路或存儲器上的、在裸芯片1(D0～D7)或修復(fù)芯片3(D’0～D’7)與其它的電路或存儲器之間的電信號的輸入輸出用的端子。
在圖6中示出的修復(fù)前的半導(dǎo)體存儲器模塊結(jié)構(gòu)中，由于沒有安裝修復(fù)芯片3，故沒有問題，但在圖7中示出的修復(fù)后的半導(dǎo)體存儲器模塊的結(jié)構(gòu)中，由于使用將裸芯片1(D0)和修復(fù)芯片3(D’0)連接到共同的電布線20上的數(shù)據(jù)輸入輸出端子DQ0～DQ63，故在裸芯片1(D0)和修復(fù)芯片3(D’0)都工作的狀態(tài)下，裸芯片1(D0)和修復(fù)芯片3(D’0)的各自的輸入輸出信號發(fā)生沖突，產(chǎn)生不良情況。
因此，在本實(shí)施例的半導(dǎo)體存儲器模塊中，使用以下說明的INB電路來消除上述的不良情況。
在圖8中示出了在模塊基板2的背面上安裝的作為修復(fù)芯片3(芯片AA和芯片CC)的2個部分合格品起到在模塊基板2的表面上安裝的2個裸芯片1(芯片A和芯片C)各自的成為不合格品的指定的存儲體的代替功能的半導(dǎo)體存儲器模塊的概略結(jié)構(gòu)。再有，所謂部分合格品，意味著多個存儲體的全部的存儲體不是合格品、即包含不合格的存儲體、但多個存儲體中的某一個存儲體為合格品的半導(dǎo)體芯片。
如圖8中所示，在本實(shí)施例的半導(dǎo)體存儲器模塊中，在表面上安裝的裸芯片1(芯片A)的BANK2和裸芯片1(芯片C)的BANK1、2為不合格品。為了代替該模塊基板2的表面的成為不合格品的裸芯片1(芯片A)的BANK2和裸芯片1(芯片C)的BANK1、2的功能，在本實(shí)施例的半導(dǎo)體存儲器模塊中，在模塊基板2的背面上安裝了BANK0、1、3雖然為不合格品但BANK2的功能正常的修復(fù)芯片3(芯片AA)和BANK0雖然為不合格品但BANK1、2、3的功能正常的修復(fù)芯片3(芯片CC)。
這樣，關(guān)于本實(shí)施例的半導(dǎo)體存儲器模塊，在背面上安裝了代替表面上安裝的裸芯片1的成為不合格品的指定的存儲體的功能用的修復(fù)芯片3，作為整體來說，半導(dǎo)體存儲器模塊全部為合格品。此外，在背面上安裝的芯片是在以往作為單個芯片來說是不合格的芯片、即雖然部分地留下了合格品、但作為整體來說被認(rèn)定為不合格品。因而，按照本實(shí)施例的半導(dǎo)體存儲器模塊，可有效地利用以往成為應(yīng)廢棄的不合格品的單個芯片來修復(fù)半導(dǎo)體存儲器模塊。
在圖9中示出了在圖8中使用的裸芯片1和修復(fù)芯片3的各自的內(nèi)部結(jié)構(gòu)用的框圖。再有，在本實(shí)施例的半導(dǎo)體存儲器模塊中，使用裸芯片1(芯片A或芯片C)的內(nèi)部結(jié)構(gòu)與修復(fù)芯片3(芯片AA或芯片CC)的內(nèi)部結(jié)構(gòu)相同的裝置。
如圖9中所示，在本實(shí)施例的半導(dǎo)體存儲器模塊中使用的裸芯片1和修復(fù)芯片3分別具備進(jìn)行在存儲體被存儲的數(shù)據(jù)的輸入輸出用的數(shù)據(jù)輸入輸出端子DQ0～15和被輸入指定存儲體內(nèi)的地址的地址信號的地址輸入端子A0～A11。
此外，裸芯片1和修復(fù)芯片3分別具備存儲體地址端子BA0、BA1，被輸入指定使4個存儲體中的哪一個存儲體存儲數(shù)據(jù)的存儲體地址信號；掩蔽時(shí)鐘端子CLK，被輸入時(shí)鐘信號；以及時(shí)鐘啟動端子CKE，被輸入容許時(shí)鐘信號的輸入的時(shí)鐘啟動信號。
此外，裸芯片1和修復(fù)芯片3分別具備被輸入分別對于裸芯片1和修復(fù)芯片3存儲數(shù)據(jù)的芯片選擇信號的/CS(芯片選擇)端子。裸芯片1和修復(fù)芯片3分別具備行地址選通端子/RAS、列地址選通端子/CAS和寫啟動端子/WE，使用這3個端子來輸入多種指令。此外，在裸芯片1和修復(fù)芯片3中分別設(shè)置了輸出禁止/寫掩蔽端子DQM(U/L)。
此外，在裸芯片1和修復(fù)芯片3中分別設(shè)置了電源端子VDD、輸出用電源端子VDDQ、接地端子VSS、輸出用接地端子VSSQ和被輸入切斷在裸芯片1內(nèi)設(shè)置的熔斷器用的特大電流的熔斷器切斷電流輸入端子K。
此外，在裸芯片1和修復(fù)芯片3的各自的內(nèi)部設(shè)置了4個存儲器陣列存儲體#0～#3；模式寄存器；輸入外部信號并根據(jù)該外部信號來控制對存儲器存儲體的數(shù)據(jù)的寫入的控制電路10；從地址端子輸入地址信號的地址緩沖器、從/RAS端子、/CAS端子和/WE端子等輸入控制信號的控制緩沖器；以及從CLK端子和CKE端子輸入與時(shí)鐘信號相關(guān)的信號的時(shí)鐘緩沖器。
圖10中示出了在本實(shí)施例的半導(dǎo)體存儲器模塊中使用的INB電路。對于INB電路來說，有設(shè)置在裸芯片1和修復(fù)芯片3的各自的內(nèi)部的INB電路70和INB電路80，INB電路80設(shè)置在裸芯片1和修復(fù)芯片3的各自的外部，且時(shí)鐘模塊基板2的表面或背面上。
關(guān)于本實(shí)施例的半導(dǎo)體存儲器模塊，在裸芯片1(芯片A或芯片C)和修復(fù)芯片3(芯片AA或芯片CC)各自的內(nèi)部存在的4個存儲體0～3的某一個為不合格品的情況下，可利用INB電路70、80的功能不對作為不合格品的指定的存儲體輸入數(shù)據(jù)。
再有，在修復(fù)芯片3的多個存儲體中也有包含下述的存儲體的情況，即，即使該存儲體是功能良好的存儲體，但在與該功能良好的修復(fù)芯片3對應(yīng)的裸芯片1的存儲體的功能良好的情況下，也利用INB電路70、80將該存儲體控制成非激活狀態(tài)。即，對于本實(shí)施例的半導(dǎo)體存儲器模塊來說，利用INB電路70、80的功能，對于修復(fù)芯片3的多個存儲體中的雖然是功能良好的存儲體但不用作裸芯片1的代替的存儲體，也可不輸入數(shù)據(jù)。因而，可將本實(shí)施例的半導(dǎo)體存儲器模塊設(shè)定為修復(fù)芯片3的多個存儲體中的功能良好的存儲體不妨礙裸芯片1的多個存儲體中的功能良好的存儲體的功能。
此外，在INB電路70、80的內(nèi)部，如圖11中所示，設(shè)置了具有利用激光整形進(jìn)行切斷的熔斷器的熔斷器電路90。使用該熔斷器電路90可變更裸芯片1或修復(fù)芯片3內(nèi)的4個存儲體中的指定的存儲體的激活狀態(tài)和非激活狀態(tài)。再有，所謂激活狀態(tài)，指的是對指定的存儲體輸入在指定的存儲體中存儲的預(yù)定的數(shù)據(jù)的狀態(tài)，所謂非激活狀態(tài)，指的是不對指定的存儲體輸入在指定的存儲體中存儲的預(yù)定的數(shù)據(jù)的狀態(tài)。
在圖11中示出了INB電路的內(nèi)部結(jié)構(gòu)。如圖11中所示，被輸入/CS信號的輸入緩沖電路的輸出端子連接到倒相器電路30的輸入端子上。此外，此外，在倒相器電路30的輸入端子上連接了NAND電路40的一個輸入端子。此外，存儲體地址端子BA0和存儲體地址端子BA1分別經(jīng)輸入緩沖電路連接到切斷熔斷器選擇電路上。該切斷熔斷器選擇電路包含4個AND電路61～64。
此外，分別在原有的狀態(tài)下對AND電路61的2個輸入端子輸入對存儲體地址端子BA0輸入的信號和對存儲體地址端子BA1輸入的信號。對存儲體地址端子BA0輸入的信號倒相后輸入到AND電路62的2個輸入端子上，但在其原有的狀態(tài)下輸入對存儲體地址端子BA1輸入的信號。
此外，對存儲體地址端子BA1輸入的信號倒相后輸入到AND電路63的2個輸入端子上，但在其原有的狀態(tài)下輸入對存儲體地址端子BA0輸入的信號。對存儲體地址端子BA0輸入的信號和對存儲體地址端子BA1輸入的信號分別倒相后輸入到AND電路64的2個輸入端子上。
此外，在將AND電路61～64各自的輸出端子定為輸出端子D、輸出端子C、輸出端子B、輸出端子A的情況下，輸出端子A～D分別連接到熔斷器電路90的4個輸入端子上。
此外，熔斷器電路90的輸出端子E與NAND電路40的一個輸入端子連接，從熔斷器電路90的輸出端子E輸出的信號在原有的狀態(tài)下從NAND電路40的一個輸入端子輸入到NAND電路40中。此外，在NAND電路40的輸出端子G與OR電路50的一個輸入端子之間連接了倒相器電路45，以便從NAND電路40的輸出端子G輸出的信號倒相后輸出的OR電路50的一個輸入端子上。
此外，連接了指令輸入是否適當(dāng)?shù)呐袆e電路100的輸出端子H與NAND電路35的一個輸入端子，以便分別輸入到/RAS端子、/CAS端子和/WE端子上的信號經(jīng)指令輸入是否適當(dāng)?shù)呐袆e電路100從輸出端子H輸入到NAND電路35的一個輸入端子上。
此外，倒相器電路30的輸出端子F連接到NAND電路35的另一個輸入端子上。此外，NAND電路35的輸出端子I連接到OR電路50的另一個輸入端子上。
從輸出端子F輸出的信號和從輸出端子H輸出的信號分別在原有的狀態(tài)下分別輸入到NAND電路35的一個和另一個輸入端子上。此外，從輸出端子I輸出的信號在被倒相的狀態(tài)下輸入到OR電路50中。
因而，如果從指令輸入是否適當(dāng)?shù)呐袆e電路100的輸出端子H輸出的信號和從熔斷器電路90的輸出端子E輸出的信號的某一個信號是指示使裸芯片1或修復(fù)芯片3成為激活狀態(tài)的激活狀態(tài)指示信號，則裸芯片1或修復(fù)芯片3成為激活狀態(tài)。
因此，即使是熔斷器電路90的輸出端子E輸出了指示使裸芯片1或修復(fù)芯片3成為非激活狀態(tài)的信號的情況，在從指令輸入是否適當(dāng)?shù)呐袆e電路100的輸出端子H輸出了激活狀態(tài)指示信號的時(shí)刻處，裸芯片1或修復(fù)芯片3將從外部送來的指令輸入到內(nèi)部，根據(jù)該已被輸入的指令控制成指定的控制狀態(tài)。
此外，如圖12中所示，在熔斷器電路90的內(nèi)部，圖11中示出的AND電路61～64的輸出端子A、輸出端子B、輸出端子C、輸出端子D分別與晶體管93、94、95、96的柵電極連接，在晶體管93、94、95、96的源/漏電極一側(cè)，分別連接了熔斷器93a、94a、95a、96a。
此外，在熔斷器電路90中，備用啟動端子SE連接到晶體管97的柵電極上，晶體管97的源/漏電極上也連接了熔斷器97a。
再有，晶體管93、94、95、96分別是在柵電極中流過電流時(shí)、即柵電極為高電平的狀態(tài)時(shí)導(dǎo)通、即源電極與漏電極導(dǎo)通的晶體管。
熔斷器93a、94a、95a、96a是在模塊基板2上安裝了多個裸芯片1后并在涂敷模塑樹脂8之前被決定是否切斷的熔斷器。
在本實(shí)施例的半導(dǎo)體存儲器模塊的制造過程中，進(jìn)行多個裸芯片1各自的多個存儲體中的某一個存儲體中是否存在不合格品的檢查。利用激光整形切斷從熔斷器93a、94a、95a、96a中選擇的熔斷器，以便只使用根據(jù)該檢查沒有檢測出不合格品的良好的存儲體。
因而，切斷與沒有檢測出不合格品的存儲體對應(yīng)的熔斷器，與檢測出不合格品的存儲體對應(yīng)的熔斷器按不切斷的狀態(tài)的原有狀態(tài)留下來。
再有，如圖12中所示，如果沒有切斷連接到晶體管97的源/漏電極上的熔斷器97a，其中，該晶體管97的柵電極連接到備用啟動端子SE上，則根據(jù)來自備用啟動端子SE的信號的輸入，使晶體管97導(dǎo)通，可在接地電極97b中流過從預(yù)充電電路99發(fā)送來的電流。
因此，在熔斷器電路90中，即使是熔斷器93a、94a、95a、96a全部被切斷的情況，如果熔斷器97a沒有被切斷，則通過從備用啟動端子SE輸入規(guī)定的信號，也能成為不對裸芯片1或修復(fù)芯片3輸入數(shù)據(jù)的非激活狀態(tài)。因而，在使用半導(dǎo)體存儲器模塊時(shí)，在切斷熔斷器93a、94a、95a、96a中與在半導(dǎo)體存儲器模塊中使用的存儲體對應(yīng)的熔斷器的同時(shí)，必須切斷與備用啟動端子SE對應(yīng)的熔斷器97a。
此外，連接了晶體管93、94、95、96、97的熔斷器93a、94a、95a、96a、97a的源/漏電極連接到預(yù)充電電路99上。
在該熔斷器電路90中，在晶體管93、94、95、96、97中的某一個晶體管導(dǎo)通且熔斷器93a、94a、95 a、96a、97a中連接到成為導(dǎo)通的晶體管的源/漏電極上的熔斷器沒有被切斷的情況下，從預(yù)充電電路99流來的電流不到達(dá)2個倒相器電路91、92，而是流過接地電極93b、94b、95b、96b、97b。
但是，即使晶體管93、94、95、96、97中的某一個晶體管導(dǎo)通，在熔斷器93a、94a、95a、96a、97a中連接到成為導(dǎo)通的晶體管的源/漏電極上的熔斷器被切斷的情況下，從預(yù)充電電路99輸出的信號經(jīng)2個倒相器電路91、92從圖11中示出的輸出端于E輸出。
換言之，在熔斷器93a、94a、95a、96a、97a中的某一個熔斷器成為被切斷的狀態(tài)時(shí)，不管晶體管93、94、95、96、97中的被切斷的熔斷器連接到源/漏電極上的晶體管是否為導(dǎo)通，從預(yù)充電電路99輸出的信號在其原有的狀態(tài)下從輸出端子E輸出。
因而，在有被切斷的熔斷器的情況下，即使對熔斷器93a、94a、95a、96a中的被切斷的熔斷器連接到源/漏電極上的晶體管的柵電極輸入信號，對NAND電路40輸出的信號也不變化。換言之，在被輸入的存儲體地址是與熔斷器被切斷的晶體管對應(yīng)的存儲體地址的情況下，來自預(yù)充電電路99的輸出按原樣對NAND電路40的另一個輸入端子輸出。
其結(jié)果，如果預(yù)先切斷與裸芯片1或修復(fù)芯片3中打算使用的存儲體對應(yīng)的熔斷器，則即使輸入指定該存儲體的存儲體地址的信號并在該熔斷器連接到源/漏電極上的晶體管的柵電極上有使晶體管導(dǎo)通的信號的輸入，從預(yù)充電電路99輸出的信號也在原有的狀態(tài)下被輸出。因此，從NAND電路40的輸出端子G輸出指示對與該被切斷的熔斷器對應(yīng)的存儲體輸入數(shù)據(jù)的信號。
相反，由于與裸芯片1或修復(fù)芯片3中不使用的存儲體對應(yīng)的熔斷器未被切斷，故在輸入指定該存儲體的存儲體地址的信號并在該熔斷器連接到源/漏電極上的晶體管的柵電極上有使晶體管導(dǎo)通的信號的輸入，從預(yù)充電電路99輸出的電流流向接地電極93b、94b、95b、96b、97b中的與存儲體地址對應(yīng)的接地電極，不流向圖11中示出的NAND電路40的另一個輸入端子。因此，從NAND電路40的輸出端子G輸出指示不對與該被輸入的存儲體地址對應(yīng)的存儲體輸入數(shù)據(jù)的信號。
在圖13中示出了概念地只取出上述的熔斷器電路的一部分的電路圖。在圖13中示出了具有連接了輸出端子A的柵電極的晶體管93的外圍的結(jié)構(gòu)。再有，在圖13中示出的電路圖中，熔斷器93a不是在本實(shí)施例的半導(dǎo)體存儲器模塊中使用的激光整形熔斷器，而是鋁熔斷器，成為通過從熔斷器切斷電流輸入端子K輸入特大的電流使鋁破裂的結(jié)構(gòu)的熔斷器電路。
這樣，如果具備熔斷器切斷電流輸入端子K和由鋁構(gòu)成的熔斷器而不是具備激光整形熔斷器，則在利用模塑樹脂覆蓋了構(gòu)成裸芯片1或修復(fù)芯片3的內(nèi)部的芯片后，即使是利用檢查檢測出有成為不合格品的存儲體的情況，也能選擇成為激活狀態(tài)的存儲體和成為非激活狀態(tài)的存儲體。
此外，在圖14中，示出了說明圖13中示出的熔斷器電路90的工作用的時(shí)序圖。在圖13中示出的熔斷器電路90中，如果從預(yù)充電電路99發(fā)送來的信號/PC的狀態(tài)為低電平，則利用來自電源端子VDD的電流使晶體管98導(dǎo)通，節(jié)點(diǎn)N1和從輸出端子E輸出的信號的狀態(tài)為高電平。但是，此時(shí)，晶體管93為未導(dǎo)通的狀態(tài)。
此外，在上述的狀態(tài)下，即使在輸出端子A上有信號的輸入且晶體管93導(dǎo)通了的情況下，如果熔斷器93a被切斷，則從電源端子VDD對節(jié)點(diǎn)N1(輸出端子E)輸入的信號在原有的狀態(tài)下被輸出。此外，在輸出端子A上有信號的輸入且晶體管93導(dǎo)通了的情況下，如果熔斷器93a沒有被切斷，則輸出端子E輸出接地電位、即低電平的狀態(tài)的信號。
因而，在熔斷器93a被切斷的情況下，與從輸出端子A輸出的信號的狀態(tài)無關(guān)，從電源端子VDD發(fā)送來的信號在原有的狀態(tài)下被輸出。即，在熔斷器93a被切斷的情況下，從輸出端子E輸出指示對存儲體輸入從外部發(fā)送來的數(shù)據(jù)的信號。此外，在熔斷器93a沒有被切斷的情況下，根據(jù)是否有對晶體管93的柵電極的信號的輸入，從輸出端子E輸出的信號選擇是否輸出指示對存儲體輸入從外部發(fā)送來的數(shù)據(jù)的信號。
在圖15中示出了說明對本實(shí)施例的裸芯片1和修復(fù)芯片3的各自的各端子輸入的多種指令用的指令表。
即使在裸芯片1和修復(fù)芯片3分別處于何種狀態(tài)下，也必須常時(shí)地將在該指令表中記載的多種指令中的指定的指令分別輸入到裸芯片1和修復(fù)芯片3中。
即，在4個存儲體中的某一個存儲體中檢測出不合格品、不切斷與被檢測出不合格品的存儲體對應(yīng)的熔斷器而將其留下來以使被檢測出該不合格品的存儲體成為非激活狀態(tài)的狀態(tài)下，即使在將指定與該熔斷器對應(yīng)的存儲體地址的信號輸入到裸芯片1和修復(fù)芯片3中的時(shí)刻處，也必須將指定的指令分別輸入到裸芯片1和修復(fù)芯片3中。
如果更簡單地來說明，則即使在對存儲體地址端子BA0、BA1輸入了確定指定成為非激活狀態(tài)的存儲體的存儲體地址的信號的時(shí)刻處，也必須分別對裸芯片1和修復(fù)芯片3輸入上述的指定的指令。換言之，指定的指令是即使存儲體地址BA<0，1>是怎樣的值、從/CS端子輸出的信號的狀態(tài)也必須使裸芯片1或修復(fù)芯片3激活的狀態(tài)的指令。
該指定的指令是圖15中示出的(2)無操作、(5)對所有存儲體進(jìn)行預(yù)充電、(10)自動刷新、(11)自刷新進(jìn)入、(12)自刷新退出、(13)模式寄存器組的指令。
在將上述指定的指令輸入到裸芯片1或修復(fù)芯片3中的情況下，從圖11中示出的指令輸入是否適當(dāng)?shù)呐袆e電路100的輸出端子H輸出的信號成為指示將上述的指令輸入到裸芯片1或修復(fù)芯片3內(nèi)的信號。其結(jié)果，從輸出端子I將指示將上述的指令輸入到裸芯片1或修復(fù)芯片3內(nèi)的信號輸出到圖9中示出的控制電路10的內(nèi)部。
在圖16中示出的時(shí)序圖中，示出了分別從上述的/CS端子、BA0端子、BA1端子、輸出端子A、輸出端子B、輸出端子C、輸出端子D和輸出端子E輸出的信號的轉(zhuǎn)換的時(shí)序。
再有，在圖16中，在由EA、EB、EC、ED示出的時(shí)序圖中示出了設(shè)想了只切斷了與輸出端子A、輸出端子B、輸出端子C和輸出端子D中的1個輸出端子對應(yīng)的熔斷器的狀態(tài)時(shí)的從輸出端子E輸出的信號的轉(zhuǎn)換的時(shí)序。
此外，在圖17中示出的時(shí)序圖中，示出了分別從輸出端子E、/CS端子、輸出端子F、輸出端子G、輸出端子H、輸出端子I和輸出端子J輸出的信號的轉(zhuǎn)換的時(shí)序。
如圖16中所示，輸入到存儲體地址端子BA0、BA1中的信號的組合為(L、L)、(H、L)、(L、H)(H、H)這4種。利用從該4種組合中選擇的1種組合來指定存儲體地址。如果對存儲體地址端子BA0、BA1輸入指定存儲體地址的存儲體地址信號，則從與輸出端子A、B、C、D中已被指定的存儲體地址對應(yīng)的輸出端子輸出的信號的狀態(tài)發(fā)生變化(「L」→「H」)。
此外，在沒有切斷與該已被指定的存儲體地址對應(yīng)的熔斷器的情況下，伴隨從與該已被指定的存儲體地址對應(yīng)的輸出端子A～D輸出的信號的狀態(tài)的變化(「L」→「H」)，從輸出端子E輸出的信號的狀態(tài)發(fā)生變化(「H」→「L」)。
這是因?yàn)椋c存儲體地址對應(yīng)的熔斷器未被切斷，伴隨指定存儲體地址的信號的輸入，圖11～圖13中示出的熔斷器電路90內(nèi)的與存儲體地址對應(yīng)的晶體管導(dǎo)通。
此外，圖17中所示，在從輸出端子E輸出的信號的狀態(tài)成為「L」(低電平)的時(shí)刻處，從圖11中示出的NAND電路40的輸出端子G輸出「H」(高電平)的狀態(tài)的信號，同時(shí)從圖11中示出的倒相器電路45的輸出端子/G輸出「L」的狀態(tài)的信號。因此，如果從上述的指令輸入是否適當(dāng)?shù)呐袆e電路100的輸出端子H輸出的信號為「L」，則從輸出端子I輸出「H」的狀態(tài)的信號，因此，從OR電路50的輸出端子J輸出「L」的狀態(tài)的信號。
其結(jié)果，在輸入了指定該存儲體地址的信號的時(shí)刻處，裸芯片1或修復(fù)芯片3成為不對存儲體輸入從外部發(fā)送來的數(shù)據(jù)的非激活狀態(tài)。
再有，在熔斷器93a、94a、95a、96a的全部的熔斷器被切斷、而且熔斷器97a被切斷的情況下，即裸芯片1或修復(fù)芯片3的全部的存儲體正常地發(fā)揮功能的情況下，從輸出端子E輸出的信號常時(shí)地成為「H」的狀態(tài)。其結(jié)果，如果從/CS端子輸入的信號為「L」，即如果選擇了使用具有該/CS端子的裸芯片1或修復(fù)芯片3，則從OR電路50的輸出端子J輸出的信號常時(shí)地成為「H」的狀態(tài)。由此，如果輸入指定存儲體地址的信號，則在與該存儲體地址對應(yīng)的存儲體中存儲從外部發(fā)送來的數(shù)據(jù)。
此外，在圖18中輸出的邏輯圖中示出了分別從輸出端子E、/CS端子、/RAS端子、/CAS端子、/WE端子和輸出端子F、G、H、I、J輸出的信號的轉(zhuǎn)換的邏輯。
如從圖18中可明白的那樣，在對指令輸入是否適當(dāng)?shù)呐袆e電路100輸入了圖15中示出的指定的指令中的由(2)無操作、(5)對所有存儲體進(jìn)行預(yù)充電、(10)自動刷新、(11)自刷新進(jìn)入、(12)自刷新退出、(13)模式寄存器組表示的指令的情況下，即，對/RAS端子、/CAS端子和/WE端子這3個端子輸入了(H、H、H)、(L、H、L)、(L、L、H)、(H、H、H)、(L、L、L)的組合中的某一種組合的指令的情況下，從輸出端子H輸出的信號常時(shí)地成為「H」的狀態(tài)。其結(jié)果，即使從/CS端子輸出的信號為「L」的狀態(tài)、而且從輸出端子E輸出的信號為「L」的狀態(tài)的情況下，從OR電路50的輸出端子J輸出的信號也成為「H」的狀態(tài)。
權(quán)利要求
1.一種半導(dǎo)體存儲器模塊，具備模塊基板和在該半導(dǎo)體存儲器模塊上安裝的半導(dǎo)體芯片，其特征在于上述半導(dǎo)體芯片包含可存儲數(shù)據(jù)的多個存儲體；以及地址輸入端子，被輸入能指定使該多個存儲體中的哪一個存儲體存儲數(shù)據(jù)的存儲體指定信號，在上述半導(dǎo)體芯片的內(nèi)部或外部設(shè)置了指定存儲體激活/非激活選擇電路，該電路在被輸入上述存儲體指定信號的同時(shí)，能選擇是否使指定存儲體成為非激活狀態(tài)，在上述非激活狀態(tài)下，在輸入了該存儲體指定信號時(shí)，不對該指定存儲體輸入在由該存儲體指定信號指定的指定存儲體中存儲的預(yù)定的數(shù)據(jù)。
2.如權(quán)利要求1中所述的半導(dǎo)體存儲器模塊，其特征在于還具備代替用半導(dǎo)體芯片，該代替用半導(dǎo)體芯片在成為上述非激活狀態(tài)的情況下，存儲在指定存儲體中存儲的預(yù)定的數(shù)據(jù)，來代替該指定存儲體。
3.如權(quán)利要求2中所述的半導(dǎo)體存儲器模塊，其特征在于上述代替用半導(dǎo)體芯片具有多個存儲體，該多個存儲體中的代替上述指定存儲體使用的存儲體以外的存儲體中包含成為不合格的存儲體。
4.如權(quán)利要求2中所述的半導(dǎo)體存儲器模塊，其特征在于上述代替用半導(dǎo)體芯片包含可存儲數(shù)據(jù)的多個代替芯片存儲體；以及代替芯片地址輸入端子，被輸入能指定使該多個代替芯片存儲體中的哪一個代替芯片存儲體存儲數(shù)據(jù)的代替芯片存儲體指定信號，在上述代替用半導(dǎo)體芯片的內(nèi)部或外部設(shè)置了指定代替芯片存儲體激活/非激活選擇電路，該電路在被輸入上述代替芯片存儲體指定信號的同時(shí)，能選擇是否使指定代替芯片存儲體成為非激活狀態(tài)，在上述非激活狀態(tài)下，在輸入了該代替芯片存儲體指定信號時(shí)，不對該指定代替芯片存儲體輸入在由該代替芯片存儲體指定信號指定的指定代替芯片存儲體中存儲的預(yù)定的數(shù)據(jù)。
5.如權(quán)利要求1中所述的半導(dǎo)體存儲器模塊，其特征在于上述指定存儲體激活/非激活選擇電路利用熔斷器的狀態(tài)來選擇是否使指定存儲體成為非激活狀態(tài)。
6.如權(quán)利要求1中所述的半導(dǎo)體存儲器模塊，其特征在于具備芯片選擇信號輸入端子，對該輸入端子輸入指定是否能進(jìn)行對上述多個存儲體的數(shù)據(jù)的存儲的芯片選擇信號，上述指定存儲體激活/非激活選擇電路在上述芯片選擇信號處于能進(jìn)行對上述多個存儲體的數(shù)據(jù)的存儲的狀態(tài)的時(shí)刻處能選擇是否使上述指定存儲體成為非激活狀態(tài)。
7.如權(quán)利要求1中所述的半導(dǎo)體存儲器模塊，其特征在于具備指定指令控制啟動電路，該電路是被輸入多種指令的指令輸入電路，在輸入了該多種指令中的指定的種類的指令的情況下，上述指定存儲體激活/非激活選擇電路與是否使指定存儲體成為非激活狀態(tài)無關(guān)地輸出將上述半導(dǎo)體芯片控制成由上述指定的種類的指令指定的控制狀態(tài)的信號。
全文摘要
為了代替在模塊基板2的表面的性能不合格的裸芯片1(芯片A)的BANK2和裸芯片1(芯片C)的BANK1、2的功能，在模塊基板2的背面上安裝雖然BANK0、1、3為不合格但BANK2的功能正常的修復(fù)芯片3(芯片AA)和雖然BANK0為不合格但BANK1、2、3的功能正常的修復(fù)芯片3(芯片CC)。由此，可得到能安裝既有效地利用作為合格的其它的存儲體的功能、又起到成為不合格的存儲體的代替功能的芯片以進(jìn)行修復(fù)的半導(dǎo)體存儲器模塊。
文檔編號G11C5/00GK1514492SQ0312250
公開日2004年7月21日 申請日期2003年4月16日 優(yōu)先權(quán)日2002年5月14日
發(fā)明者辻野光紀(jì), 野光紀(jì) 申請人:三菱電機(jī)株式會社