專利名稱：存儲器扭結(jié)檢查的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般來說涉及半導(dǎo)體存儲器裝置、方法及系統(tǒng)，且更特定來說涉及存儲器扭結(jié)檢查。
背景技術(shù)：
通常提供存儲器裝置作為計算機或其它電子裝置中的內(nèi)部半導(dǎo)體集成電路。存在許多不同類型的存儲器，包括隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態(tài)隨機存取存儲器(DRAM)、同步動態(tài)隨機存取存儲器(SDRAM)及快閃存儲器以及其它存儲器?？扉W存儲器裝置(包括浮動?xùn)艠O快閃裝置及使用以電荷阱在氮化物層中存儲信息的半導(dǎo)體-氧化物-氮化物-氧化物-半導(dǎo)體及金屬-氧化物-氮化物-氧化物-半導(dǎo)體電容器的電荷阱快閃(CTF)裝置)可用作寬廣范圍的電子應(yīng)用的非易失性存儲器?？扉W存儲器裝置通常使用允許高存儲器密度、高可靠性及低功率消耗的單晶體管存儲器單元?？扉W存儲器的用途包括用于固態(tài)驅(qū)動器(SSD)、個人計算機、個人數(shù)字助理 (PDA)、數(shù)碼相機、蜂窩式電話、便攜式音樂播放器(例如，MP3播放器)及電影播放器的存儲器。例如程序代碼、用戶數(shù)據(jù)及/或系統(tǒng)數(shù)據(jù)(例如基本輸入/輸出系統(tǒng)(BIOS))等數(shù)據(jù)通常存儲于快閃存儲器裝置中。此數(shù)據(jù)可在個人計算機系統(tǒng)以及其它系統(tǒng)中使用。快閃存儲器的一些用途可包括在不擦除編程到快閃存儲器裝置的數(shù)據(jù)的情況下對所述數(shù)據(jù)的多次讀取。兩種常見類型的快閃存儲器陣列架構(gòu)為“NAND”及“NOR”架構(gòu)，如此稱謂是因為每一類型的基本存儲器單元配置被布置成的邏輯形式。NAND陣列架構(gòu)將其存儲器單元陣列布置成矩陣，使得所述陣列的一“行”中的每一存儲器單元的控制柵極耦合到(且在一些情況下形成)一存取線，所述存取線在此項技術(shù)中通常稱作“字線”。然而，每一存儲器單元并不通過其漏極直接耦合到數(shù)據(jù)線(所述數(shù)據(jù)線在此項技術(shù)中通常稱作數(shù)字線，例如，位線)。 而是，所述陣列的存儲器單元源極到漏極地一起串聯(lián)耦合于共用源極與數(shù)據(jù)線之間，其中共同耦合到特定數(shù)據(jù)線的存儲器單元稱作一“列”?？蓪AND陣列架構(gòu)中的存儲器單元編程為所要狀態(tài)。舉例來說，可將電荷置于存儲器單元的電荷存儲節(jié)點(例如浮動?xùn)艠O)上或從所述電荷存儲節(jié)點移除電荷來將所述單元置于一定數(shù)目個經(jīng)編程狀態(tài)中的一者。舉例來說，單電平單元(SLC)可表示兩個狀態(tài)， 例如，1或0?？扉W存儲器單元還可存儲兩個以上狀態(tài)，例如，1111、0111、0011、1011、1001、 0001、0101、1101、1100、0100、0000、1000、1010、0010、0110 及 1110。此些單元可稱作多電平單元(MLC)。MLC可允許制造較高密度的存儲器而不增加存儲器單元的數(shù)目，這是因為每一單元可表示一個以上數(shù)字(例如，一個以上位)。舉例來說，能夠表示四個數(shù)字的單元可具有16個經(jīng)編程狀態(tài)。對于一些MLC，所述16個經(jīng)編程狀態(tài)中的一者可為經(jīng)擦除狀態(tài)。對于這些MLC，最低經(jīng)編程狀態(tài)不會被編程超過經(jīng)擦除狀態(tài)，也就是說，如果將單元編程到最低狀態(tài)，那么其保持處于所述經(jīng)擦除狀態(tài)中而不具有在編程操作期間施加到所述單元的電荷。其它15個經(jīng)編程狀態(tài)可稱作“未經(jīng)擦除”狀態(tài)。
包括NAND陣列的一些存儲器裝置可經(jīng)編程使得并不同時編程耦合到特定存取線的所有單元，例如，如在屏蔽式位線(SBL)編程中，其可包括單獨地編程耦合到特定存取線的交替單元。包括NAND陣列的一些存儲器裝置可經(jīng)編程使得同時編程耦合到特定存取線的所有單元，例如在全位線(ABL)編程中。在ABL編程中，鄰近存儲器單元之間的電容性耦合可對正編程的存儲器單元具有不利影響。然而，ABL編程可相對于SBL編程提供更快的編程操作，因為可同時編程耦合到特定存取線的所有單元。

發(fā)明內(nèi)容


圖1是根據(jù)本發(fā)明的一個或一個以上實施例的非易失性存儲器陣列的一部分的示意圖。圖2圖解說明在編程操作期間的電容性耦合及編程扭結(jié)。圖3是根據(jù)一些先前方法的編程操作的編程步長電壓對脈沖數(shù)目的現(xiàn)有技術(shù)圖表。圖4A到4B是根據(jù)本發(fā)明的一個或一個以上實施例具有一定數(shù)目個控制元件的存儲器陣列的一部分的示意圖。圖5A是根據(jù)本發(fā)明的一個或一個以上實施例與第一扭結(jié)檢查操作相關(guān)聯(lián)的時序圖。圖5B是根據(jù)本發(fā)明的一個或一個以上實施例與第二扭結(jié)檢查操作相關(guān)聯(lián)的時序圖。圖5C是根據(jù)本發(fā)明的一個或一個以上實施例的感測電路的示意圖。圖6是根據(jù)本發(fā)明的一個或一個以上實施例的編程電路的示意圖。圖7是根據(jù)本發(fā)明的一個或一個以上實施例的編程電路的示意圖。圖8是具有根據(jù)本發(fā)明的一個或一個以上實施例操作的至少一個存儲器裝置的電子存儲器系統(tǒng)的功能框圖。圖9是具有根據(jù)本發(fā)明的一個或一個以上實施例操作的至少一個存儲器裝置的存儲器模塊的功能框圖。
具體實施例方式本發(fā)明包括用于操作半導(dǎo)體存儲器的方法、裝置、模塊及系統(tǒng)。一個方法實施例包括根據(jù)第一存儲器單元的編程狀態(tài)將多個(例如，兩個)電壓中的一者選擇性地施加到第一數(shù)據(jù)線(其中所述第一存儲器單元耦合到所述第一數(shù)據(jù)線及選定存取線)。確定至少部分地由于施加到所述第一數(shù)據(jù)線的電壓及至少所述第一數(shù)據(jù)線與第二數(shù)據(jù)線之間的電容性耦合所致的對所述第二數(shù)據(jù)線的影響(其中第二存儲器單元耦合到所述第二數(shù)據(jù)線，且所述第二存儲器單元鄰近于所述第一存儲器單元且耦合到所述選定存取線)。響應(yīng)于所述所確定的影響而在施加到所述第二存儲器單元的后續(xù)編程脈沖期間將扭結(jié)校正施加到所述第二數(shù)據(jù)線。在本發(fā)明的以下詳細(xì)說明中，參考形成本發(fā)明的一部分的隨附圖式，且圖式中以圖解說明的方式展示可如何實踐本發(fā)明的一個或一個以上實施例。充分詳細(xì)地描述這些實施例以使所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明的實施例，且應(yīng)理解，可利用其它實施例且可作出過程、電及/或結(jié)構(gòu)改變而不背離本發(fā)明的范圍。如本文中所使用，標(biāo)識符“N”及 “M”(尤其關(guān)于圖式中的參考編號)指示如此標(biāo)識的一定數(shù)目個特定特征可與本發(fā)明的一個或一個以上實施例包括在一起。本文中的圖遵循以下編號慣例，其中第一個數(shù)字或前幾個數(shù)字對應(yīng)于圖式圖編號，且剩余數(shù)字識別圖式中的元件或組件。不同圖之間的類似元件或組件可通過使用類似數(shù)字來識別。舉例來說，111可指代圖1中的元件“11”，且在圖2中可將類似元件指代為 211。如將了解，可添加、更換及/或消除本文中各實施例中所示的元件，以提供本發(fā)明的一定數(shù)目個額外實施例。另外，如將了解，所述圖中所提供的元件的比例及相對尺度打算圖解說明本發(fā)明的所述實施例而不應(yīng)以限制意義理解。圖1是根據(jù)本發(fā)明的一個或一個以上實施例的非易失性存儲器陣列100的一部分的示意圖。圖1的實施例圖解說明NAND架構(gòu)非易失性存儲器。然而，本文中所描述的實施例并不限于此實例。如在圖1中所示，存儲器陣列100包括存取線(例如字線105-1、…、 105-N)及對應(yīng)數(shù)據(jù)線(例如局部位線107-1、107-2、107-3、…、107-M)。為易于在數(shù)字環(huán)境中尋址，字線105-1、…、105-N的數(shù)目及局部位線107-1、107-2、107-3、…、107-M的數(shù)目可為2的某一冪，例如，256個字線X 4，096個位線。存儲器陣列100 包括 NAND 串 109-1、109-2、109-3、…、109-M。每一 NAND 串包括非易失性存儲器單元111-1、…、111-N，每一存儲器單元與相應(yīng)字線105-1、…、105-N相關(guān)聯(lián)。每一 NAND串(及其構(gòu)成存儲器單元)還與局部位線107-1、107-2、107-3、…、107-M 相關(guān)聯(lián)。每一 NAND串109-1、109-2、109-3、…、109-M的非易失性存儲器單元111-1、…、 Ill-N源極到漏極地串聯(lián)連接于源極選擇柵極(SGS)(例如，場效應(yīng)晶體管(FET)113)與漏極選擇柵極(S⑶)(例如，F(xiàn)ET 119)之間。每一源極選擇柵極113經(jīng)配置以響應(yīng)于源極選擇線117上的信號而將相應(yīng)NAND串109選擇性地耦合到共用源極123，而每一漏極選擇柵極119經(jīng)配置以響應(yīng)于漏極選擇線115上的信號而將相應(yīng)NAND串選擇性地耦合到相應(yīng)位線107。存儲器單元111-1U11-B及Ill-C全部耦合到字線105-1，且分別與位線107-1、 107-2及107-3相關(guān)聯(lián)。如在圖1中所圖解說明的實施例中所示，源極選擇柵極113的源極連接到共用源極線123。源極選擇柵極113的漏極連接到對應(yīng)NAND串109-1的存儲器單元111_1的源極。漏極選擇柵極119的漏極在漏極觸點121-1處連接到對應(yīng)NAND串109-1的局部位線 107-1。漏極選擇柵極119的源極連接到對應(yīng)NAND串109-1的最后存儲器單元Ill-N(例如，浮動?xùn)艠O晶體管)的漏極。在一個或一個以上實施例中，非易失性存儲器單元111-1、…、Ill-N的構(gòu)造包括源極、漏極、浮動?xùn)艠O或其它電荷存儲節(jié)點及控制柵極。非易失性存儲器單元111-1、…、 Ill-N分別使其控制柵極耦合到字線105-1、…、105-N。一“列”非易失性存儲器單元 111-1、…、Ill-N 構(gòu)成 NAND 串(例如，109-1、109-2、109-3、...、109_M)且分別耦合到給定局部位線(例如107-1、107-2、107-3、…、107-M)。一“行”非易失性存儲器單元為共同耦合到給定字線(例如，105-1、…、105-N)的那些存儲器單元。術(shù)語“列”及“行”的使用并不意在暗示非易失性存儲器單元的特定線性(例如，垂直及/或水平)定向。NOR陣列架構(gòu)將以類似方式布局，只不過存儲器單元串將并聯(lián)耦合于選擇柵極之間。如所屬領(lǐng)域的技術(shù)人員將了解，耦合到選定字線(例如，105-1、…、105-N)的單元子組可作為一群組一起進行編程及/或感測(例如，讀取)。編程操作(例如，寫入操作) 可包括將一定數(shù)目個編程脈沖(例如，16V到20V)施加到選定字線，以將耦合到所述選定字線的選定單元的閾值電壓(Vt)增加到對應(yīng)于所要經(jīng)編程狀態(tài)的所要編程電壓電平。感測操作(例如讀取或編程檢驗操作)可包括感測耦合到選定單元的位線的電壓及/或電流改變以確定所述選定單元的狀態(tài)。所述感測操作可涉及將電壓施加(例如，偏置或驅(qū)動)到與選定存儲器單元相關(guān)聯(lián)的位線(例如，位線107-1)，所述電壓高于施加到與所述選定存儲器單元相關(guān)聯(lián)的源極(例如，源極線123)的電壓。感測操作可替代地包括對位線107-1進行預(yù)充電，繼而在選定單元開始導(dǎo)通時進行放電，且感測所述放電。感測選定單元的狀態(tài)可包括將一個或一個以上感測電壓(例如，讀取電壓 “Vread")施加到選定字線，同時獨立于串的未選單元的閾值電壓而將一個或一個以上電壓(例如，通過電壓“Vpass”)施加到耦合到所述未選單元的字線，所述一個或一個以上電壓足以將所述未選單元置于導(dǎo)通狀態(tài)中?？筛袦y對應(yīng)于正被讀取及/或檢驗的選定單元的位線以確定所述選定單元是否響應(yīng)于施加到所述選定字線的特定感測電壓而導(dǎo)通。舉例來說，可通過如下字線電壓確定選定單元的狀態(tài)在所述字線電壓下位線電流達到與特定狀態(tài)相關(guān)聯(lián)的特定參考電流。如所屬領(lǐng)域的技術(shù)人員將了解，在對NAND串中的選定存儲器單元執(zhí)行的感測操作中，所述串的未選存儲器單元經(jīng)偏置以處于導(dǎo)通狀態(tài)中。在此感測操作中，存儲于選定單元中的數(shù)據(jù)可基于在對應(yīng)于所述串的位線上所感測的電流及/或電壓。舉例來說，存儲于選定單元中的數(shù)據(jù)可基于位線電流是否在給定時間周期內(nèi)改變特定量或達到特定電平。當(dāng)選定單元處于導(dǎo)通狀態(tài)中時，電流在所述串的一端處的源極線觸點與所述串的另一端處的位線觸點之間流動。如此，與感測選定單元相關(guān)聯(lián)的電流被載送穿過所述串中的其它單元、單元堆疊之間的擴散區(qū)域及選擇晶體管中的每一者。編程檢驗操作可包括(例如)在編程脈沖之后將一個或一個以上編程檢驗電壓施加到選定字線，以確定耦合到所述選定字線的存儲器單元是否已達到所要經(jīng)編程狀態(tài)。與所述編程檢驗操作相關(guān)聯(lián)地，高速緩沖存儲器元件可存儲選定存儲器單元的編程狀態(tài)，例如，所述選定存儲器單元是否已達到所要經(jīng)編程狀態(tài)。舉例來說，所述選定存儲器單元的編程狀態(tài)可包括編程完成及編程未完成中的一者。在執(zhí)行編程檢驗操作之前，所述選定存儲器單元的編程狀態(tài)可為編程未完成。如果所述編程檢驗操作檢驗選定存儲器單元已達到所要經(jīng)編程狀態(tài)，那么存儲于所述高速緩沖存儲器元件中的編程狀態(tài)可從編程完成改變到編程未完成。編程狀態(tài)的此改變可影響在后續(xù)編程脈沖期間是否將對選定存儲器單元進行編程禁止。舉例來說，如果存儲于高速緩沖存儲器元件中的編程狀態(tài)是編程未完成，那么在施加到選定字線的后續(xù)編程脈沖期間將不對所述選定存儲器單元進行編程禁止。然而，如果存儲于所述高速緩沖存儲器元件中的編程狀態(tài)是編程完成，那么在施加到所述選定字線的后續(xù)編程脈沖期間將對所述選定存儲器單元進行編程禁止。圖2圖解說明在編程操作期間的電容性耦合及編程扭結(jié)。第一圖像210圖解說明第一編程脈沖，例如“脈沖N”。第二圖像220及第三圖像230各自圖解說明第二編程脈沖 (例如，“脈沖N+1”)的不同變化形式。如所屬領(lǐng)域的技術(shù)人員將了解，可在編程脈沖之間執(zhí)行編程檢驗操作以確定選定存儲器單元是否已達到所要經(jīng)編程狀態(tài)，例如，在后續(xù)編程脈沖期間是否將對所述選定存儲器單元進行編程禁止。如所圖解說明，三個存儲器單元211-A、211_B及211-C正使其電荷存儲節(jié)點(例如，浮動?xùn)艠O“re”)編程。存儲器單元211-A及211-C相對地鄰近于存儲器單元211-B。 存儲器單元211-A、211-B及211-C耦合到字線205。每一存儲器單元與位線(例如，位線 207-A.207-B及207-C)相關(guān)聯(lián)(例如，耦合到所述位線)。因此，位線207-A及207-C相對地鄰近于位線207-B。圖2中所圖解說明的位線207-A、207-B及207-C的布局打算分別展示存儲器單元211-A、211-B及211-C與位線207_A、207_B及207-C之間的關(guān)聯(lián)性，而非其物理位置的布局。所屬領(lǐng)域的技術(shù)人員將了解，位線可相對于與其相關(guān)聯(lián)的存儲器單元形成于一定數(shù)目個位置中。耦合到字線205的存儲器單元211-A、211_B及211-C可類似于圖1中耦合到字線 105-1的存儲器單元111-1、Ill-B及111-C。同樣地，位線207_A、207_B及207-C可類似于圖1中的位線107-1、107-2及107-3。圖像210、220及230圖解說明存儲器單元211-B的浮動?xùn)艠O與鄰近存儲器單元211-A及211-C的浮動?xùn)艠O之間的電容性耦合，所述電容性耦合由其之間的電容器符號表示。圖像210、220及230還圖解說明存儲器單元211-B的浮動?xùn)艠O與下伏于鄰近存儲器單元211-A及211-C下的溝道區(qū)域之間的電容性耦合，所述電容性耦合由其之間的電容器符號表示。隨著將存儲器裝置縮放到更小的大小，鄰近組件之間的電容性耦合可由于組件之間的更短距離而增加。將編程禁止電壓施加到位線(例如，位線207-A)可有效地關(guān)斷漏極選擇晶體管 (例如，圖1中所圖解說明的漏極選擇晶體管119)且可將NAND串(例如，NAND串109-1) 與其相關(guān)聯(lián)位線(例如，位線107-1)斷開。此又使與所述NAND串的存儲器單元相關(guān)聯(lián)的溝道浮動，使得相應(yīng)溝道(例如，與存儲器單元211-A相關(guān)聯(lián)的溝道)可升壓到與施加到與相應(yīng)存儲器單元相關(guān)聯(lián)的相應(yīng)字線(例如，字線205)的電壓大致成比例的電壓。如此將溝道升壓(例如)到約施加到所述字線的電壓可有效地減小所述溝道與電荷存儲單元(例如， 浮動?xùn)艠O)之間的電位差，此可禁止對存儲器單元的編程，例如，阻礙在所述溝道與所述電荷存儲單元之間的電子轉(zhuǎn)移。在對選定存儲器單元(例如，存儲器單元211-B)的編程操作(例如，ABL編程操作)期間，可將編程啟用電壓(例如，0V)施加到與所述選定存儲器單元相關(guān)聯(lián)的位線(例如，位線207-B)。因此，如在圖像210中所圖解說明，在其中三個鄰近存儲器單元211-A、 211-B及211-C全部接收編程脈沖的實例性編程脈沖期間，所有三個鄰近位線207-A、207-B 及207-C均具有施加到其的同一電壓，例如，編程啟用電壓“Pgm”。同樣地，由于三個存儲器單元211-A、211-B及211-C耦合到同一字線205，因此每一存儲器單元211_A、211_B及 211-C的控制柵極可具有施加到其的同一電壓。因此，可幾乎不存在對存儲器單元211-B的不利影響，因為鄰近位線207-A及207-C與溝道區(qū)域是處于和與存儲器單元211-B相關(guān)聯(lián)的位線及溝道區(qū)域基本上相同的電壓。圖像220圖解說明在脈沖N之后的編程脈沖，例如，脈沖N+1，其中對鄰近于存儲器單元211-B的存儲器單元中的一者(例如，存儲器單元211-A)進行編程禁止。在將用于與字線205相關(guān)聯(lián)的存儲器單元的編程脈沖施加到字線205時，可通過將禁止電壓施加到與已完成編程的一個或一個以上存儲器單元相關(guān)聯(lián)的位線來禁止那些存儲器單元免受進一
13步編程。舉例來說，在圖像220中，在存儲器單元211-B及211-C從施加到字線205的編程脈沖N+1接收額外電荷的同時將禁止電壓施加到位線207-A以禁止存儲器單元211-A免受進一步編程。施加到位線的禁止電壓一般可大于施加到位線的編程啟用電壓。將編程禁止電壓施加到與耦合到選定字線(例如，經(jīng)選擇用于編程)的存儲器單元相關(guān)聯(lián)的位線可有效地關(guān)斷選擇晶體管，例如，將編程禁止電壓施加到位線107-1可關(guān)斷漏極選擇柵極119，如在圖1中所圖解說明。關(guān)斷所述選擇晶體管可將與所述選擇晶體管相關(guān)聯(lián)的NAND串與所述位線電斷開，此可使下伏于所述NAND串的存儲器單元下的溝道區(qū)域浮動。關(guān)于圖像220，施加到位線207-A的編程禁止電壓可使下伏于存儲器單元211-A下的溝道浮動，此可允許將所述溝道升壓到在編程脈沖N+1期間施加到字線205的電壓。如此，在編程脈沖N+1期間與存儲器單元211-A相關(guān)聯(lián)的溝道電壓可大于與存儲器單元211-B 相關(guān)聯(lián)的溝道電壓。如此，單側(cè)扭結(jié)可影響對存儲器單元211-B的編程。也就是說，施加到存儲器單元211-B的有效電壓是施加到字線205的電壓加上至少部分地由于存儲器單元 211-B與下伏于存儲器單元211-A下的溝道之間的電容性耦合所致的某一扭結(jié)(例如，增加)。單側(cè)扭結(jié)可包括與一個鄰近溝道的電容性耦合。舉例來說，此單側(cè)扭結(jié)可為約150mV， 其可使編程電壓步長大小從500mV增加到650mV。編程電壓步長大小的此增加可致使正被編程的存儲器單元接收比既定作為所述編程脈沖的結(jié)果更多的電荷。此過編程可(例如) 通過使存儲器單元的Vt移位到更高電平(例如，移位到更高經(jīng)編程狀態(tài))而促成例如讀取錯誤及/或編程檢驗錯誤的感測錯誤。圖像230圖解說明在脈沖N之后的編程脈沖，例如，脈沖N+1，其中對鄰近于存儲器單元211-B的存儲器單元兩者(例如，存儲器單元211-A及211-C)進行編程禁止。舉例來說，在圖像230中，在存儲器單元211-B從施加到字線205的編程脈沖N+1接收額外電荷的同時，將禁止電壓施加到位線207-A及207-C以禁止存儲器單元211-A及211-C免受進一步編程。關(guān)于圖像230，施加到位線207-A及207-C的編程禁止電壓可使下伏于存儲器單元 211-A及211-C下的溝道浮動，此可允許將所述溝道升壓到在編程脈沖N+1期間施加到字線 205的電壓。在編程脈沖N+1期間與存儲器單元211-A及211-C相關(guān)聯(lián)的溝道電壓可大于與存儲器單元211-B相關(guān)聯(lián)的溝道電壓。如此，雙側(cè)扭結(jié)可影響對存儲器單元211-B的編程。也就是說，施加到存儲器單元211-B的有效電壓是施加到字線205的電壓加上至少部分地由于存儲器單元211-B與下伏于存儲器單元211-A及211-C下的溝道之間的電容性耦合所致的某一扭結(jié)。可歸因于與兩個鄰近溝道的電容性耦合的扭結(jié)稱作雙側(cè)扭結(jié)。舉例來說，此雙側(cè)扭結(jié)可為約300mV，其可將編程電壓步長大小從500mV增加到800mV。與單側(cè)扭結(jié)一樣，編程電壓步長大小的此增加可促成正被編程的存儲器單元的操作錯誤。如讀者將了解，雙側(cè)扭結(jié)可導(dǎo)致大于單側(cè)扭結(jié)的編程電壓步長增加，此可增加操作錯誤的可能性。圖3是根據(jù)一些先前方法的編程操作的編程步長電壓對脈沖數(shù)目的現(xiàn)有技術(shù)圖表。圖3的圖表圖解說明一連串編程脈沖，例如脈沖1到10。除脈沖5之外，每一脈沖均具有500mV的步長大小。也就是說，每一連續(xù)編程脈沖比前一脈沖大500mV。舉例來說，如果脈沖1是以IOV施加，那么脈沖2是以10. 5V施加，然而，實施例并不限于這些實例性電壓。 在332處，經(jīng)受編程的特定存儲器單元(例如，圖2的圖像220中的存儲器單元211-B)經(jīng)歷單側(cè)扭結(jié)，所述單側(cè)扭結(jié)可有效地將編程脈沖步長大小自500mV增加約150mV而達到約 650mV。
在334處，經(jīng)受編程的特定存儲器單元(例如，圖2的圖像230中的存儲器單元 211-B)經(jīng)歷雙側(cè)扭結(jié)，所述雙側(cè)扭結(jié)可有效地將編程脈沖步長大小從500mV增加約300mV 而達到約800mV。如所屬領(lǐng)域的技術(shù)人員將了解，所給出的特定電壓僅為實例，且不同存儲器裝置可以不同電壓電平操作及/或經(jīng)歷不同電壓電平。相比于與一些先前方法(例如， 關(guān)于圖2到3所描述)相關(guān)聯(lián)的編程扭結(jié)的影響，本發(fā)明的一個或一個以上實施例可幫助減少本文中所描述的編程扭結(jié)的影響。圖4A到4B是根據(jù)本發(fā)明的一個或一個以上實施例具有一定數(shù)目個控制元件的存儲器陣列的一部分的示意圖。圖4A到4B包括耦合到字線(例如，圖4A中的字線405-A及圖 4B 中的字線 405-B)的一定數(shù)目個存儲器單元 411e-l、411o-l、411e-2、411o-2、...、411e-N、 411o-N。存儲器單元 411e-l、411o-l、411e-2、411o-2、…、411e-N、411o_N(例如)經(jīng)由其相應(yīng)串及其漏極選擇柵極選擇性地耦合到位線DLe-1、DLo-U DLe_2、DLo_2、…、DLe-N, DLo-N。所述位線耦合到控制元件 440e-l、440o-l、440e-2、440o-2、…、440e-N、440o-N。與 “偶數(shù)編號”的位線相關(guān)聯(lián)的存儲器單元表示為正方形而與“奇數(shù)編號”的位線相關(guān)聯(lián)的存儲器單元表示為圓形，但在偶數(shù)編號與奇數(shù)編號的存儲器單元或位線本身之間未必存在物理差別。換句話說，“偶數(shù)”與“奇數(shù)”在本文中僅用作相應(yīng)參考?？刂圃?40e-l、440o_l、440e_2、440o_2、…、440e_N、440o_N 可包括及 / 或耦合到用于操作位線DLe-1、DLo-I、DLe-2、DLo_2、…、DLe_N、DLo-N的控制電路。此控制電路可包括編程電路、感測電路及/或待與相應(yīng)位線相關(guān)聯(lián)地使用的一個或一個以上高速緩沖存儲器元件。舉例來說，所述控制元件可包括動態(tài)數(shù)據(jù)高速緩沖存儲器(DDC)?？刂圃?440e-l、440o-l、440e-2、440o-2、...、440e-N、440o_N 可包括及 / 或耦合到圖 8 中所圖解說明的一個或一個以上特征，例如，行解碼電路844、列解碼電路846、讀取/鎖存電路850、寫入電路855、地址電路840、I/O電路860及控制電路870。圖4A圖解說明與位線相關(guān)聯(lián)的控制元件可針對偶數(shù)及奇數(shù)位線耦合于存儲器陣列的相對側(cè)上。圖4A包括耦合到位線DLe-1、DLe-2、…、DLe-N的相對于包括存儲器單元 411e-l、411o-l、411e-2、411o-2、...、411e-N、411o_N 的存儲器單元陣列的一端(例如，“頂部”)的控制元件 440e-l、440e-2、…、440e_N。控制元件 440o-l、440o_2、...、440o_N 分別耦合到位線DLo-l、DLo-2、…、DLo-N的另一端(例如，“底部”)。實施例并不限于偶數(shù)編號的控制元件位于“頂部”上且奇數(shù)編號的控制元件位于“底部”上。圖 4B 包括耦合到位線 DLe-1、DLo-I、DLe-2、DLo_2、…、DLe-N、DLo_N 的相對于包括存儲器單元411e-l、411o-l、411e-2、411o-2、...、411e-N、411o_N的存儲器單元陣列的共用側(cè)的控制元件 440e-l、440o-l、440e-2、440o-2、...、440e-N、440o_N。雖然所述控制元件被圖解說明為相對于所述存儲器陣列耦合到位線的“底部”，但實施例并不受如此限制。同樣地，所述控制元件可相對于所述存儲器陣列均耦合到位線的“頂部”。此外，關(guān)于圖4A到 4B，在位線的相對于存儲器陣列的“頂部”與“底部”之間無明顯差別。而是，術(shù)語“頂部”及 “底部”用于提供參考點。根據(jù)本發(fā)明的一個或一個以上實施例，控制元件440e-l、440O-l、440e-2、 440o-2、."J^e-NdAOo-N可經(jīng)配置以在編程脈沖之前執(zhí)行扭結(jié)檢查。扭結(jié)檢查可為包括確定在后續(xù)編程脈沖期間是否將對鄰近于特定存儲器單元且耦合到共用字線的一個或一個以上存儲器單元進行編程禁止(例如，所述一個或一個以上鄰近存儲器單元是否已完成編程)的操作。舉例來說，可通過首先確定在后續(xù)編程脈沖期間是否將對存儲器單元 411-el及411-e2進行編程禁止來針對存儲器單元411_ol執(zhí)行扭結(jié)檢查。如本文中所描述，此編程狀態(tài)信息可存儲于與特定存儲器單元相關(guān)聯(lián)的高速緩沖存儲器元件中。當(dāng)耦合到位線(例如，位線DLe-I)的特定存儲器單元(例如，存儲器單元411-el)已完成編程時， 可針對編程脈沖對所述特定存儲器單元進行編程禁止以幫助防止施加到耦合到所述特定存儲器單元的字線(例如，字線405-A)的編程脈沖將額外電荷置于所述特定存儲器單元的浮動?xùn)艠O上?？刂圃?例如，控制元件440e-l)可通過將編程禁止電壓施加到與存儲器單元(例如，存儲器單元411e-l)相關(guān)聯(lián)的位線(例如，位線DLe-I)來對所述存儲器單元進行編程禁止。在扭結(jié)檢查操作期間，NAND串及與其相關(guān)聯(lián)的存儲器單元可通過關(guān)斷對應(yīng)于其相關(guān)聯(lián)位線的選擇柵極而與所述位線斷開。舉例來說，參考圖1，可通過關(guān)斷漏極選擇柵極 119將NAND串109-1與位線107-1斷開。如本文中所描述，可將特定存儲器單元的編程狀態(tài)信息存儲于與所述特定存儲器單元相關(guān)聯(lián)的特定高速緩沖存儲器元件中。由于在扭結(jié)檢查操作期間不需要直接來自特定存儲器單元的信息，因此可將所述串及相關(guān)聯(lián)存儲器單元與所述位線斷開以便不干擾與所述扭結(jié)檢查操作相關(guān)聯(lián)的感測操作。如此，在扭結(jié)檢查操作期間所感測的位線電壓對作為所述扭結(jié)檢查操作的部分施加到位線的電壓作出反應(yīng)而不對一個或一個以上存儲器單元的經(jīng)編程狀態(tài)作出反應(yīng)。在一個或一個以上實施例中，可針對與經(jīng)選擇用于編程的字線相關(guān)聯(lián)的所有存儲器單元執(zhí)行扭結(jié)檢查。此扭結(jié)檢查可包括在編程脈沖之前執(zhí)行第一扭結(jié)檢查及第二扭結(jié)檢查。所述第一扭結(jié)檢查可包括通過使奇數(shù)編號的位線DLo-l、DLo-2、…、DLo-N浮動且根據(jù) (例如，取決于)耦合到相應(yīng)偶數(shù)編號的位線DLe及存取線405的存儲器單元411e的編程狀態(tài)將兩個電壓中的一者選擇性地施加到偶數(shù)編號的位線DLe-l、DLe-2、…、DLe-N中的每一者來對奇數(shù)編號的位線DLo-I、DLo-2、…、DLo-N進行扭結(jié)檢查。如果相應(yīng)存儲器單元的編程狀態(tài)是編程未完成，例如，如果相應(yīng)存儲器單元尚未完成編程，那么可施加第一電壓(例如，O伏)，且如果相應(yīng)存儲器單元的編程狀態(tài)是編程完成，例如，如果相應(yīng)存儲器單元已完成編程，那么可施加第二電壓(例如，IV)。如本文中所描述，特定存儲器單元的編程狀態(tài)可存儲于與所述特定存儲器單元相關(guān)聯(lián)的高速緩沖存儲器元件中且根據(jù)對所述選定存儲器單元所執(zhí)行的一個或一個以上編程檢驗操作的結(jié)果 (例如，與施加到與所述特定存儲器單元相關(guān)聯(lián)的字線的一個或一個以上編程脈沖相關(guān)聯(lián)地)來更新。實施例并不限于施加OV作為所述第一電壓或施加IV作為所述第二電壓，因為給出這些值旨在說明實例。盡管將此些電壓施加到偶數(shù)編號的位線，但可感測奇數(shù)編號的位線中的每一者以確定至少部分地由于施加到相應(yīng)鄰近偶數(shù)編號的位線的電壓所致的對其的影響。也就是說，盡管使特定奇數(shù)編號的位線(例如，位線DL0-I)浮動，但施加到鄰近偶數(shù)編號的數(shù)據(jù)線(例如，數(shù)據(jù)線DLe-I及DLe-2)的第一及/或第二電壓可通過與所述特定奇數(shù)編號的位線的電容性耦合而導(dǎo)致其上的電壓增加。舉例來說，如果將OV施加到鄰近于位線DLo-I的兩個位線DLe-I及DLe_2 (例如，當(dāng)兩個鄰近存儲器單元均未完成編程時)， 那么位線DLo-I與位線DLe-I及DLe_2之間的電容性耦合可產(chǎn)生OV增加，例如，O扭結(jié)。如果將OV施加到鄰近于位線DLo-I的位線DLe-I及DLe_2中的一者且將IV施加到位線DLe-I及DLe-2中的另一者(例如，當(dāng)一個鄰近存儲器單元已完成編程時)，那么位
16線DLo-I上的電壓可至少部分地由于與位線DLe-I及DLe_2的電容性耦合而增加約0. 5V。 如果將IV施加到位線DLe-I及DLe-2兩者(例如，當(dāng)兩個鄰近存儲器單元均已完成編程時)，那么位線DLo-I上的電壓可至少部分地由于與位線DLe-I及DLe-2的電容性耦合而增加約IV。因此，通過感測位線DLo-Ι，可作出關(guān)于在施加到存取線405的后續(xù)編程脈沖期間是將發(fā)生雙側(cè)扭結(jié)、單側(cè)扭結(jié)還是不發(fā)生扭結(jié)的確定。用以解決編程扭結(jié)(例如，用以解決關(guān)于編程脈沖由于沿共用字線的一個或一個以上鄰近存儲器單元的編程狀態(tài)所致的對特定存儲器單元的不同影響的問題)的一些先前方法可能已依賴于感測每一鄰近位線且根據(jù)感測所述鄰近位線作出調(diào)整。此些先前方法可包括控制元件之間的有形物理連接(例如，拉長的線)，此對于其中控制元件在存儲器陣列的相對側(cè)上的實例可為不實際的，例如，如在圖4A中所圖解說明。然而，甚至當(dāng)控制元件是在存儲器陣列的同一側(cè)傷時，例如，如在圖4B中所圖解說明，此些實施方案也可能由于可制造性及材料而難以實施且為昂貴的。相比之下，本發(fā)明的一個或一個以上實施例使用兩個或兩個以上鄰近位線及/或串及/或存儲器單元之間的電容性耦合提供信息使得感測特定位線提供關(guān)于鄰近位線的充足信息以作出關(guān)于在施加到耦合到所述特定位線的存儲器單元的后續(xù)編程脈沖時是將存在雙側(cè)扭結(jié)、單側(cè)扭結(jié)還是不存在扭結(jié)的確定。第二扭結(jié)檢查可包括以與第一扭結(jié)檢查類似但使偶數(shù)編號的位線及奇數(shù)編號的位線與在所述第一扭結(jié)檢查中相反地操作的操作對偶數(shù)編號的位線DLe-1、DLe-2、…、 DLe-N進行扭結(jié)檢查。也就是說，可使偶數(shù)編號的位線DLe-l、DLe-2、…、DLe-N浮動，同時根據(jù)耦合到奇數(shù)編號的位線DLo-l、DLo-2、DLo-N及存取線405的存儲器單元411ο的編程狀態(tài)將兩個電壓中的一者選擇性地施加到所述相應(yīng)奇數(shù)編號的位線中的每一者。盡管將此些電壓施加到奇數(shù)編號的位線，但可感測偶數(shù)編號的位線中的每一者以確定至少部分地由于施加到相應(yīng)鄰近奇數(shù)編號的位線的電壓所致的對其的影響。根據(jù)本發(fā)明的一個或一個以上實施例，可首先檢查奇數(shù)編號的位線或偶數(shù)編號的位線。也就是說，實施例并不限于如上文所描述首先檢查奇數(shù)編號的位線。一旦已作出關(guān)于是將存在影響特定存儲器單元的編程的雙側(cè)扭結(jié)、單側(cè)扭結(jié)還是不存在扭結(jié)的確定，即可在后續(xù)編程脈沖期間將扭結(jié)校正施加到與所述特定存儲器單元相關(guān)聯(lián)的特定位線。舉例來說，在后續(xù)編程操作期間，(例如)除施加到特定位線的編程啟用電壓以外，還可根據(jù)鄰近于所述特定存儲器單元的將受編程禁止的存儲器單元的數(shù)目(例如，根據(jù)已完成編程的鄰近存儲器單元的數(shù)目)將扭結(jié)校正電壓施加到所述特定位線。所述扭結(jié)校正電壓的量值可與在所述扭結(jié)檢查期間在所述位線上所感測的電壓成比例。舉例來說，如果在扭結(jié)檢查期間感測到0V，那么可施加OV作為扭結(jié)校正電壓；如果在扭結(jié)檢查期間感測到0. 5V，那么可施加150mV作為扭結(jié)校正；如果在扭結(jié)檢查期間感測到1. 0V，那么可施加300mV作為扭結(jié)校正。實施例并不限于這些實例性電壓。將扭結(jié)校正施加到位線可包括施加大于在編程耦合到所述位線的存儲器單元期間原本施加到所述位線的電壓但小于編程禁止電壓的電壓。舉例來說，如果在編程期間原本將OV施加到特定位線，且將施加Vcc (例如，2V)來對耦合到所述位線的存儲器單元進行編程禁止，那么單側(cè)扭結(jié)校正可包括將300mV施加到所述特定位線，且雙側(cè)扭結(jié)校正可包括將600mV施加到所述特定位線。實施例并不限于這些實例中所使用的特定電壓。扭結(jié)校正電壓可足以減少特定存儲器單元與一個或一個以上鄰近存儲器單元之間的電容性耦合的扭結(jié)影響，使得編程脈沖對所述特定存儲器單元具有其既定影響，例如， 施加到字線的15. OV編程脈沖由所述存儲器單元接收為15. 0V，而非至少部分地由于與一個或一個以上鄰近存儲器單元的電容性耦合而接收為15. 3V。也就是說，扭結(jié)校正電壓(例如，增加的位線電壓)可減少針對與位線及字線相關(guān)聯(lián)的存儲器單元施加到所述字線的編程脈沖的影響，例如，DLo-I上的增加的電壓可通過減小所述字線(例如，來自施加到其的編程脈沖)與下伏于浮動?xùn)艠O下的溝道之間的電位差來降低針對存儲器單元4110-1在字線405-A上的編程脈沖的影響。如本文中所描述，增加特定存儲器單元的位線電壓可導(dǎo)致所述存儲器單元的溝道電壓的對應(yīng)增加。扭結(jié)校正電壓不具有足以將位線及耦合到其的存儲器單元置于編程禁止模式中以使得施加到所述存儲器單元的編程脈沖不更改所述存儲器單元的狀態(tài)的量值，例如，所述存儲器單元的浮動?xùn)艠O上的電荷量。在一個或一個以上實施例中，可按如下次序?qū)Υ鎯ζ餮b置執(zhí)行一定數(shù)目個操作編程脈沖、編程檢驗操作及扭結(jié)檢查、可能后跟具有扭結(jié)校正的后續(xù)編程脈沖。圖5A是根據(jù)本發(fā)明的一個或一個以上實施例與第一扭結(jié)檢查操作相關(guān)聯(lián)的時序圖。圖像550圖解說明與如本文中所描述的扭結(jié)檢查的實例性實施例相關(guān)聯(lián)的三個實例性位線電壓0V、0. 5V及IV。所述特定電壓0V、0. 5V及IV為實例，且本文中所描述的一個或一個以上實施例可使用不同電壓。如本文中所描述，扭結(jié)檢查可包括感測特定位線以確定至少部分地由于所述特定位線與鄰近位線之間的電容性耦合所致的對其的影響，所述鄰近位線具有根據(jù)與其相關(guān)聯(lián)的存儲器單元的編程狀態(tài)施加的兩個電壓(例如，OV或IV)中的一者。對于這些實例性電壓，至少部分地由于電容性耦合所致的特定位線電壓因此可為約OV(例如，對于無扭結(jié))、 0. 5V(例如，對于單側(cè)扭結(jié))或IV (例如，對于雙側(cè)扭結(jié))。如在圖像550中所圖解說明，可使用第一感測電壓551 (例如，0. 25V)來確定所述位線是處于OV還是0. 5V或1. 0V,且可使用第二感測電壓552(例如，0.75V)來確定所述位線是處于0.5V還是1.0V。實施例并不限于這些實例性電壓或此特定感測方案。舉例來說，如所屬領(lǐng)域的技術(shù)人員將了解，可使用其它感測方案，例如可采用電壓斜升進行感測。與圖5A相關(guān)聯(lián)的時序圖包括信號tdc 553-A，其對應(yīng)于圖5C的示意圖中所圖解說明的暫時數(shù)據(jù)高速緩沖存儲器(tdc)節(jié)點553-A，例如，開關(guān)559-2與開關(guān)559-3之間的線。 所述時序圖還包括信號DLCLAMP 554-A，其對應(yīng)于圖5C的示意圖中所圖解說明的DLCLAMP 554-C線。適當(dāng)DLCLAMP信號554-C可通過開關(guān)559-2的操作將位線507耦合到tdc節(jié)點 553-C。盡管本文中使用術(shù)語“開關(guān)”，但切換裝置可為晶體管(如所展示)或另一類型的切換裝置。在圖5A中，tdc信號553-A增加到Vcc。關(guān)于圖5C，當(dāng)經(jīng)由開關(guān)559-1的操作將預(yù)充電電路(例如，Vcc 556-1)耦合到tdc節(jié)點553-C時，在tdc節(jié)點553-C上可發(fā)生此增加。當(dāng)開關(guān)559-2及559-3關(guān)斷且開關(guān)559-4接通時，將Vcc 556-1連接到tdc節(jié)點 553-C可將電容(例如，離散電容器及/或寄生電容)557-1充電到Vcc。一旦已將電容557-1充電到Vcc，即可將感測電壓551施加到DLCLAMP線554-C，如 DLCLAMP信號554-A所圖解說明。在一個或一個以上實施例中，施加到DLCLAMP線554-C的感測電壓可為所要感測電壓加上與開關(guān)559-1相關(guān)聯(lián)的閾值電壓，例如，足以充分接通晶體管的電壓，但實施例并不受如此限制。關(guān)于結(jié)合圖5A到5C使用的實例性電壓，位線507 可在其上具有三個電壓(例如，0V、0. 5V或IV)中的一者。因此，為將感測電壓551施加到DLCLAMP線554-C，開關(guān)559-2在位線507低于感測電壓(例如，0V)時將接通，但在位線507 高于感測電壓(例如，0.5V或IV)時將不接通。如在圖5A中所圖解說明，當(dāng)所述位線上的電壓為0時，tdc信號553-A下降到述位線上的電壓，例如，如虛線所表示。也就是說，關(guān)于圖5C，開關(guān)559-2接通，從而允許先前充電到Vcc的電容557-1經(jīng)由數(shù)據(jù)線排出，使得tdc 節(jié)點553-C朝向位線電壓(例如，0V)排放。開關(guān)559-3可接通以鎖存558此信息，例如以記錄位線507處于OV的事實。相反地，當(dāng)位線507處于0. 5V而將感測電壓551施加到DLCLAMP線554-C時，開關(guān)559-2將不接通，此使得tdc節(jié)點553-C上的電壓處于Vcc (例如，將電容557-1被充電到的電壓)，如在DLCLAMP 554-A上升到感測電壓+Vtn之后tdc信號553-A上的實線保持處于Vcc所圖解說明。當(dāng)開關(guān)559-3接通時，鎖存器558可記錄位線507處于大于感測電壓551的電壓的事實。隨后，可施加感測電壓552以確定位線507是處于0. 5V還是IV。鎖存器558可具有特定跳變點(例如，約IV)，但實施例并不受如此限制。Vcc可比鎖存器558的跳變點大某一值，例如，2V。因此，對于與感測電壓551相關(guān)聯(lián)的感測操作， 當(dāng)tdc節(jié)點553-C保持處于Vcc時(例如，當(dāng)位線處于0. 5V或IV時)，所述鎖存器將跳變。 同樣地，當(dāng)tdc節(jié)點553-C上的電壓朝向位線電壓OV排放時，所述鎖存器將不跳變。圖5B是根據(jù)本發(fā)明的一個或一個以上實施例與第二扭結(jié)檢查操作相關(guān)聯(lián)的時序圖。圖5B涉及將感測電壓552施加到DLCLAMP線554-C以區(qū)分位線507上的0. 5V與IV。 圖5B包括表示tdc節(jié)點553-C上的電壓的信號553-B、DCLAMP信號554-B及升壓電壓信號 555 (例如，Vcc/2)。如結(jié)合圖5A所描述且如tdc信號553-B所圖解說明，可相對于接地將與tdc節(jié)點 553-C相關(guān)聯(lián)的電容557-1充電到Vcc。隨后，可相對于接地使用升壓電壓信號555對tdc 信號553-B的電壓進行升壓。在圖5B及5C中所圖解說明的實施例中，升壓電壓是Vcc/2，然而，實施例并不限于此特定實例性升壓電壓。關(guān)于圖5C，可通過將電容557-2充電到Vcc/2 而將升壓電壓施加到tdc節(jié)點553-C?？赏ㄟ^接通開關(guān)559-5將電容557-2耦合到跨越電容557-2到接地的升壓電路(例如，Vcc/2556-2)。隨后，可關(guān)斷開關(guān)559-4，同時接通開關(guān) 559-6，使得將電容557-1及557-2串聯(lián)耦合到tdc節(jié)點553-C，從而產(chǎn)生高于接地的電位 Vcc+Vcc/2。在tdc 553-B處于Vcc+Vcc/2之后，可將感測電壓552施加到DLCLAMP線554-B。 如上文關(guān)于圖5A所描述，可將感測電壓552施加為所述感測電壓加上與DLCLAMP線554-C 相關(guān)聯(lián)的晶體管559-2的閾值電壓，但實施例并不受如此限制。如果位線507處于IV，那么開關(guān)559-2將不會因?qū)⒏袦y電壓552 (例如，0. 75V)施加到DLCLAMP線554-C而接通。因此，tdc節(jié)點553-C保持處于Vcc+Vcc/2。因此，當(dāng)通過接通開關(guān)559-3而將鎖存器558耦合到tdc節(jié)點553-C時，其將讀取如tdc 553-B上的實線所指示的Vcc+Vcc/2，例如，3V，所述電壓可足以使鎖存器跳變，從而指示位線507高于感測電壓(例如，IV)。相反地，如果位線507處于0. 5V，那么將感測電壓552施加到DLCLAMP線554-C將接通開關(guān)559-2以將位線507耦合到tdc節(jié)點553-C。tdc節(jié)點553-C可開始排放到位線507電壓，如tdc信號 553-B上的虛線所指示。如本文中所描述，鎖存器558可具有特定跳變點，例如約IV。在一些實例中，位線 507上的0. 5V可充分接近于鎖存器跳變點而導(dǎo)致鎖存器558的錯誤操作，尤其當(dāng)考慮可影響裝置的操作電壓的工藝角(例如操作溫度)時。因此，在如上文所描述排放tdc之后，可通過切換移除升壓電壓，如在將感測電壓552施加到DLCLAMP線554-C之后升壓信號555變?yōu)榈退甘尽Ｒ瞥錾龎弘妷嚎蓪dc節(jié)點553-C上的電壓移位到低于位線507電壓，以幫助防止鎖存器558的錯誤操作。舉例來說，可將tdc節(jié)點553-C電壓(例如，Vcc+Vcc/2) 排放到位線507電壓(例如，0. 5V)，使得電容557-1及557-2將放電到等于位線507的累積電壓0. 5V。在開關(guān)559-3接通以將tdc節(jié)點553-C電壓鎖存到鎖存器558之前，可關(guān)斷開關(guān)559-6且可接通開關(guān)559-4以解耦tdc節(jié)點553-C與接地之間的電容557-2。此操作將有效地將tdc節(jié)點553-C電壓減小tdc節(jié)點553-C電壓的存儲于電容557-2上的部分。 因此，如tdc 553-B上的虛線所圖解說明，tdc電壓將從位線電壓(例如，0.5V)下降到某一更小電壓。此操作可減小鎖存器558所感測的電壓以幫助防止其錯誤操作。圖5C是根據(jù)本發(fā)明的一個或一個以上實施例的感測電路的示意圖。與圖5C相關(guān)聯(lián)的感測電路可與一個或一個以上控制元件(例如，圖4A及4B中所圖解說明的控制元件 440e-l、440o-l、440e-2、440o-2、…、440e-N、440o-N)包括在一起及 / 或耦合到所述一個或一個以上控制元件。圖5C是可與本發(fā)明一起使用的感測電路的一個實例?？捎糜诟乃龈袦y電路的一個或一個以上電路徑(例如，在適用于使用第一感測電壓551或第二感測電壓552進行感測操作的配置之間)的開關(guān)(例如，開關(guān)559-4、559-5及559-6)可經(jīng)重新配置以提供一定數(shù)目個替代實施方案。同樣地，實施例并不限于使用金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)作為圖5C中所圖解說明的感測電路的切換元件。如關(guān)于圖5A到5C 所描述，所述感測電路及操作可有效地確定選定位線507上的至少部分地由于與一個或一個以上鄰近位線的電容性耦合所致的電壓以執(zhí)行扭結(jié)檢查，如本文中所描述。圖6是根據(jù)本發(fā)明的一個或一個以上實施例的編程電路的示意圖。與圖6相關(guān)聯(lián)的編程電路可與一個或一個以上控制元件(例如，圖4A及4B中所圖解說明的控制元件 440e-l、440o-l、440e-2、440o-2、…、440e-N、440o_N)包括在一起及 / 或耦合到所述一個或一個以上控制元件。在一個或一個以上實施例中，編程電路可響應(yīng)于DLCLAMP線654而選擇性地耦合到數(shù)據(jù)線“DL” 607 (例如，位線)且包括供應(yīng)電壓656及編程/禁止鎖存器 658。編程/禁止鎖存器658可類似于圖5C中所圖解說明的編程禁止鎖存器558?？砂―LCLAMP線654作為編程電路的組件或DLCLAMP線654為與所述編程電路分離的元件。 DLCLAMP線654可類似于圖5C中所圖解說明的DLCLAMP線554-C。舉例來說，可使用同一 DLCLAMP信號將位線選擇性地耦合到編程電路及感測電路。在此些實施例中，可包括額外切換裝置以將位線選擇性地耦合到感測或編程電路。在一個或一個以上實施例中，DLCLAMP線 654可不同于DLCLAMP線554-C。在一個或一個以上實施例中，感測電路(例如，圖5C中所圖解說明的感測電路)及編程電路(例如，圖6及7中所圖解說明的編程電路)可與共用控制元件(例如，圖4A及4B中所圖解說明的控制元件440)包括在一起及/或耦合到所述共用控制元件。所述編程電路可包括一定數(shù)目個存儲元件，例如，DDC 660-1、660-2、660_3、 660-4、660-5及660-6。可利用所述DDC將特定扭結(jié)校正電壓施加到位線607。在圖6的實例性實施例中，可使用DDC 660-1將OV施加到位線607 ；可使用DDC 660-2將單側(cè)扭結(jié)校正(例如，消除扭結(jié))電壓(例如，1/2消除扭結(jié))施加到位線607 ；可使用DDC 660-3將雙側(cè)消除扭結(jié)(例如，消除扭結(jié))電壓施加到位線607 ；可使用DDC 660-4將選擇性緩慢編程收斂(SSPC)電壓施加到位線607 ；可使用DDC 660-5將SSPC+1/2消除扭結(jié)電壓施加到位線607 ；且可使用DDC 660-6將SSPC+消除扭結(jié)電壓施加到位線607。關(guān)于圖6，電源(例如，Vcc 656)可稱為用于將Vcc施加到位線607的第七存儲元件。1/2消除扭結(jié)電壓可為施加到位線607以校正單側(cè)編程扭結(jié)的電壓，例如，其中在編程操作期間對一個鄰近位線進行編程禁止的實例。(全)消除扭結(jié)電壓可為施加到位線607以校正雙側(cè)編程扭結(jié)的電壓，例如，其中在編程操作期間對兩個鄰近位線進行編程禁止的實例。選擇性緩慢編程收斂(SSPC)是一種有時與NAND存儲器一起使用以產(chǎn)生極窄閾值電壓(Vth)分布而不減少編程吞吐量的技術(shù)。將SSPC電壓施加到與經(jīng)選擇以接收編程脈沖的存儲器單元相關(guān)聯(lián)的位線可減少將所述編程脈沖施加到與選定存儲器單元相關(guān)聯(lián)的字線的影響。所述SSPC電壓可將與選定存儲器單元相關(guān)聯(lián)的溝道減小到編程禁止電壓與原本將為施加到位線的編程電壓的電壓之間的中間電壓。因此，所述SSPC電壓“減慢”選定存儲器單元的編程。本發(fā)明的一個或一個以上扭結(jié)校正編程操作可與SSPC編程操作結(jié)合使用以既使選定存儲器單元的Vth變窄又減小與一些先前方法相關(guān)聯(lián)的編程扭結(jié)的影響。 舉例來說，如果SSPC電壓是IOOmV且消除扭結(jié)電壓是150mV，那么SSPC+ Λ消除扭結(jié)電壓可為250mV。實施例并不限于這些實例性電壓。圖6中所圖解說明的存儲元件660-1、660-2、660-3、660-4、660-5及660-6 (例如， DDC)可稱為經(jīng)解碼存儲元件。也就是說，每一存儲元件可與一個特定操作電壓相關(guān)聯(lián)。然而，本發(fā)明的一個或一個以上實施例可利用經(jīng)編碼存儲元件代替經(jīng)解碼存儲元件。舉例來說，圖6包括七個經(jīng)解碼存儲元件，例如，DDC 660-1、660-2、660-3、660-4、660-5及660-6以及Vcc 656。然而，圖6可替代地包括三個經(jīng)編碼存儲元件來替換所述七個經(jīng)解碼存儲元件。所述三個經(jīng)編碼存儲元件中的每一者可類推為三數(shù)字二進制數(shù)的一個位。所述三個經(jīng)編碼存儲元件的組合可提供多達九個不同組合，此足以實現(xiàn)對與所圖解說明的圖6相關(guān)聯(lián)的七個操作電壓中的一者的選擇。圖7是根據(jù)本發(fā)明的一個或一個以上實施例的編程電路的示意圖。與圖7相關(guān)聯(lián)的編程電路可與一個或一個以上控制元件(例如，圖4A及4B中所圖解說明的控制元件 440e-l、440o-l、440e-2、440o-2、…、440e-N、440o-N)包括在一起及 / 或耦合到所述一個或一個以上控制元件。在一個或一個以上實施例中，編程電路可響應(yīng)于DLCLAMP線754而選擇性地耦合到位線707且包括供應(yīng)電壓756及編程/禁止鎖存器758。DLCLAMP線754可類似于圖6中所圖解說明的DLCLAMP 654。編程/禁止鎖存器758可類似于圖6中所圖解說明的編程/禁止鎖存器658。所述編程電路可包括一定數(shù)目個存儲元件，例如，DDC 760-1、 760-2、760-3及760-4。可利用所述DDC將特定電壓施加到數(shù)據(jù)線“DL”707，例如，位線。在圖7的實例性實施例中，可使用DDC 760-1將OV施加到位線707 ；可使用DDC 760-2施加扭結(jié)校正(例如，消除扭結(jié))電壓；可使用DDC 760-3將SSPC電壓施加到位線707 ；且可使用DDC 760-4將SSPC+消除扭結(jié)電壓施加到位線707。關(guān)于圖7，電源(例如，Vcc 756)可稱為用于將Vcc施加到位線707的第五存儲元件。如讀者將了解，圖7中所圖解說明的實施例類似于圖6的實施例，其中省略了 1/2 消除扭結(jié)電壓(例如，DDC 660-2)及SSPC+1/2消除扭結(jié)電壓(例如，DDC 660-5)。在一個或一個以上實施例中，且在圖7中所圖解說明的實施例中，可借助施加一個消除扭結(jié)電壓來校正單側(cè)及雙側(cè)編程扭結(jié)兩者。也就是說，如果檢測到任一編程扭結(jié)，均可在編程脈沖期
21間施加單一消除扭結(jié)電壓。此些實施例可減少用以檢查編程扭結(jié)的感測電路及/或用以對編程扭結(jié)進行校正的編程電路在存儲器裝置上所消耗的空間量。關(guān)于圖5A到5C，可通過類似地處理單側(cè)及雙側(cè)編程扭結(jié)兩者來減小感測電路。舉例來說，本發(fā)明的同等地處理單側(cè)及雙側(cè)編程扭結(jié)的一個或一個以上實施例將僅區(qū)分無扭結(jié)與某一扭結(jié)，例如，根據(jù)圖5A中的圖像550的實例的OV與(0. 5V或IV)。舉例來說，用于區(qū)分OV與(0. 5V或IV)的感測電路可不與此些實施例包括在一起，或用于區(qū)分0. 5V與IV 的感測電路可不與此些實施例包括在一起。如此，這些實施例還可減少與檢查編程扭結(jié)相關(guān)聯(lián)的感測時間。圖8是具有根據(jù)本發(fā)明的一個或一個以上實施例操作的至少一個存儲器裝置820 的電子存儲器系統(tǒng)800的功能框圖。存儲器系統(tǒng)800包括耦合到非易失性存儲器裝置820 的處理器810，非易失性存儲器裝置820包括非易失性單元的存儲器陣列830，例如，圖1中所示的非易失性單元111-1、…、Ill-N的存儲器陣列100。存儲器系統(tǒng)800可包括單獨集成電路，或處理器810與存儲器裝置820兩者可位于同一集成電路上。處理器810可為微處理器或例如專用集成電路(ASIC)的某一其它類型的控制電路。存儲器裝置820包括可為具有NAND架構(gòu)的浮動?xùn)艠O快閃存儲器單元(如本文中先前所描述)的非易失性存儲器單元的陣列830。圖8的實施例包括用以鎖存通過I/O電路860經(jīng)由I/O連接862提供的地址信號的地址電路840。行解碼器844及列解碼器846 接收并解碼地址信號以存取存儲器陣列830。根據(jù)本發(fā)明，所屬領(lǐng)域的技術(shù)人員將了解，地址輸入連接的數(shù)目取決于存儲器陣列830的密度及架構(gòu)且地址的數(shù)目隨存儲器單元的數(shù)目的增加以及存儲器塊及陣列的數(shù)目的增加兩者而增加。存儲器裝置820通過使用感測/緩沖電路感測存儲器陣列列中的電壓及/或電流改變來感測存儲器陣列830中的數(shù)據(jù)，在此實施例中，所述感測/緩沖電路可為讀取/鎖存電路850。讀取/鎖存電路850可從存儲器陣列830讀取并鎖存數(shù)據(jù)頁(例如，數(shù)據(jù)行)。 包括I/O電路860以用于經(jīng)I/O連接862與處理器810進行雙向數(shù)據(jù)通信。包括寫入電路 855以將數(shù)據(jù)寫入到存儲器陣列830。控制電路870解碼通過控制連接872從處理器810提供的信號。這些信號可包括用于控制如本文中所描述的對存儲器陣列830的操作(包括數(shù)據(jù)感測、數(shù)據(jù)寫入及數(shù)據(jù)擦除操作)的芯片信號、寫入啟用信號及地址鎖存信號。在一個或一個以上實施例中，控制電路870負(fù)責(zé)執(zhí)行來自處理器810的指令以執(zhí)行根據(jù)本發(fā)明的實施例的操作?？刂齐娐?70 可為狀態(tài)機、定序器或某一其它類型的控制器。所屬領(lǐng)域的技術(shù)人員將了解，可提供額外電路及控制信號，且已減少圖8的存儲器裝置細(xì)節(jié)以便易于圖解說明。圖9是具有根據(jù)本發(fā)明的一個或一個以上實施例操作的至少一個存儲器裝置的存儲器模塊900的功能框圖。存儲器模塊900被圖解說明為存儲器卡，但參考存儲器模塊 900所論述的概念也適用于其它類型的可裝卸或便攜式存儲器(例如，USB快閃驅(qū)動器及/ 或固態(tài)驅(qū)動器)且打算在本文中所使用的“存儲器模塊”的范圍內(nèi)。另外，雖然在圖9中描繪了一個實例性形狀因數(shù)，但這些概念也適用于其它形狀因數(shù)。在一個或一個以上實施例中，存儲器模塊900將包括外殼905 (如所描繪)以包封一個或一個以上存儲器裝置910，但此外殼并非對所有裝置或裝置應(yīng)用是必不可少的。至少一個存儲器裝置910包括非易失性多電平存儲器單元的陣列，例如，圖1中所示的非易失性存儲器單元111-1、…、Ill-N的陣列100。如果存在，那么外殼905包括用于與主機裝置進行通信的一個或一個以上觸點915。主機裝置的實例包括數(shù)碼相機、數(shù)字記錄與回放裝置、PDA、個人計算機、存儲器卡讀取器、接口集線器及類似裝置。對于一個或一個以上實施例，觸點915呈標(biāo)準(zhǔn)化接口的形式。舉例來說，對于USB快閃驅(qū)動器，觸點915可呈USB型 A凹入式連接器的形式。對于一個或一個以上實施例，觸點915呈半專屬接口的形式，例如可存在于由晟碟(SanDisk)公司許可的CompactFlash 存儲器卡、由索尼(Sony)公司許可的Memory Stick 存儲器卡、由東芝(Toshiba)公司許可的SD Secure Digital 存儲器卡及類似存儲器卡上。然而，一般來說，觸點915提供接口以用于在存儲器模塊900與具有與觸點915兼容的接納器的主機之間傳遞控制、地址及/或數(shù)據(jù)信號。
存儲器模塊900可任選地包括額外電路920，所述電路可為一個或一個以上集成電路及/或離散組件。對于一個或一個以上實施例，額外電路920可包括用于控制跨越多個存儲器裝置910的存取及/或用于提供外部主機與存儲器裝置910之間的翻譯層的控制電路(例如存儲器控制器)。舉例來說，所述數(shù)目個觸點915與到一個或一個以上存儲器裝置910的一定數(shù)目個連接之間可不存在一一對應(yīng)。因此，存儲器控制器可選擇性地耦合存儲器裝置910的I/O連接(在圖9中未展示)以在適當(dāng)時間在適當(dāng)I/O連接處接收適當(dāng)信號或在適當(dāng)時間在適當(dāng)觸點915處提供適當(dāng)信號。類似地，主機與存儲器模塊900之間的通信協(xié)議可不同于存取存儲器裝置910所使用的協(xié)議。存儲器控制器可接著將從主機接收的命令序列翻譯成適當(dāng)命令序列以實現(xiàn)對存儲器裝置910的所要存取。除命令序列以外， 此翻譯可進一步包括信號電壓電平的改變。 額外電路920可進一步包括與控制存儲器裝置910無關(guān)的功能性，例如，可由ASIC 執(zhí)行的邏輯功能。此外，額外電路920可包括用以限制對存儲器模塊900的讀取或?qū)懭氪嫒〉碾娐?，例如口令保護、生物測量或類似物。額外電路920可包括用以指示存儲器模塊900 的狀態(tài)的電路。舉例來說，額外電路920可包括用以確定電力是否正被供應(yīng)到存儲器模塊 900及存儲器模塊900當(dāng)前是否正被存取及顯示其狀態(tài)的指示(例如，當(dāng)被供電時為穩(wěn)定光且當(dāng)正被存取時為閃爍光)的功能性。額外電路920可進一步包括無源裝置(例如去耦電容器)以幫助調(diào)節(jié)存儲器模塊900內(nèi)的電力要求。
本發(fā)明包括用于操作半導(dǎo)體存儲器的方法、裝置、模塊及系統(tǒng)。一個方法實施例包括根據(jù)第一存儲器單元的編程狀態(tài)將多個(例如，兩個)電壓中的一者選擇性地施加到第一數(shù)據(jù)線(其中所述第一存儲器單元耦合到所述第一數(shù)據(jù)線及選定存取線)。確定至少部分地由于施加到所述第一數(shù)據(jù)線的所述電壓及至少所述第一數(shù)據(jù)線與第二數(shù)據(jù)線之間的電容性耦合所致的對所述第二數(shù)據(jù)線的影響(其中第二存儲器單元耦合到所述第二數(shù)據(jù)線，且所述第二存儲器單元鄰近于所述第一存儲器單元且耦合到所述選定存取線)。響應(yīng)于所述所確定的影響而在施加到所述第二存儲器單元的后續(xù)編程脈沖期間將扭結(jié)校正施加到所述第二數(shù)據(jù)線。將理解，當(dāng)稱一元件是“在”另一元件“上”、“連接到”另一元件或與另一元件“耦合”時，其可直接在所述另一元件上、與所述另一元件連接或耦合，或可存在介入元件。相比之下，當(dāng)稱一元件“直接在”另一元件“上”、“直接連接到”另一元件或與另一元件“直接耦合”時，則不存在介入元件或?qū)?。如本文中所用，術(shù)語“及/或”包括相關(guān)聯(lián)的所列項中的一者或一者以上的任何及所有組合。如本文中所用，術(shù)語“及/或”包括相關(guān)聯(lián)的所列項中的一者或一者以上的任何及所有組合。本文中所用，術(shù)語“或”，除非另有說明，否則意指在邏輯上包括性或。也就是說， “A或B”可包括(僅A)、(僅B)或(A及B兩者)。換句話說，“A或B”可意指“A及/或B” 或“A及B中的一者或一者以上”。將理解，雖然本文中可使用術(shù)語第一、第二等來描述各元件，但這些元件不應(yīng)受此些術(shù)語限制。此些術(shù)語僅用于區(qū)分一個元件與另一元件。因此，可將第一元件稱作第二元件，此并不背離本發(fā)明的教示內(nèi)容。雖然本文中已圖解說明及描述了特定實施例，但所屬領(lǐng)域的技術(shù)人員將了解，旨在實現(xiàn)相同結(jié)果的布置可替代所展示的特定實施例。本發(fā)明打算涵蓋本發(fā)明的一個或一個以上實施例的修改或變化形式。應(yīng)理解，以上描述是以說明性方式而非限定性方式作出。所屬領(lǐng)域的技術(shù)人員在審閱上文描述后將即刻明了以上實施例的組合及本文中未具體描述的其它實施例。本發(fā)明的一個或一個以上實施例的范圍包括其中使用以上結(jié)構(gòu)及方法的其它應(yīng)用。因此，本發(fā)明的一個或一個以上實施例的范圍應(yīng)參考所附權(quán)利要求書連同授權(quán)此權(quán)利要求書的等效內(nèi)容的全部范圍來確定。在前述實施方式中，出于簡化本發(fā)明的目的，將一些特征一起集合于單個實施例中。本發(fā)明的此方法不應(yīng)解釋為反映本發(fā)明的所揭示實施例必須使用比明確陳述于每一權(quán)利要求中更多的特征的意圖。而是，如以上權(quán)利要求書反映發(fā)明性標(biāo)的物在于少于單個所揭示實施例的所有特征。因此，特此將以上權(quán)利要求書并入到實施方式中，其中每一權(quán)利要求獨立地作為單獨實施例。
2權(quán)利要求
1.一種用于操作存儲器裝置的方法，其包含根據(jù)第一存儲器單元的編程狀態(tài)將多個電壓中的一者選擇性地施加到第一數(shù)據(jù)線，其中所述第一存儲器單元耦合到所述第一數(shù)據(jù)線及選定存取線；確定至少部分地由于施加到所述第一數(shù)據(jù)線的所述電壓及至少所述第一數(shù)據(jù)線與第二數(shù)據(jù)線之間的電容性耦合所致的對所述第二數(shù)據(jù)線的影響，其中所述第二數(shù)據(jù)線耦合到第二存儲器單元，所述第二存儲器單元鄰近于所述第一存儲器單元，且所述第二存儲器單元耦合到所述選定存取線；及響應(yīng)于所述所確定的影響，在施加到所述第二存儲器單元的后續(xù)編程脈沖期間將扭結(jié)校正施加到所述第二數(shù)據(jù)線。
2.根據(jù)權(quán)利要求1所述的方法，其中所述方法包括在施加所述多個電壓中的所述一者的同時，使所述第二數(shù)據(jù)線浮動。
3.根據(jù)權(quán)利要求1所述的方法，其中所述方法包括根據(jù)第三存儲器單元的編程狀態(tài)將所述多個電壓中的一者選擇性地施加到第三數(shù)據(jù)線，其中所述第三數(shù)據(jù)線耦合到所述第三存儲器單元，所述第三存儲器單元鄰近于所述第二存儲器單元，且所述第三存儲器單元耦合到所述選定存取線；及確定至少部分地由于施加到所述第一數(shù)據(jù)線的所述電壓及施加到所述第三數(shù)據(jù)線的所述電壓所致的對所述第二數(shù)據(jù)線的影響。
4.根據(jù)權(quán)利要求1所述的方法，其中確定對所述第二數(shù)據(jù)線的所述影響包括感測所述第二數(shù)據(jù)線上的電壓，其中至少部分地通過施加到所述第一數(shù)據(jù)線的所述電壓來確定所述第二數(shù)據(jù)線上的所述電壓。
5.根據(jù)權(quán)利要求1所述的方法，其中確定對所述第二數(shù)據(jù)線的所述影響包括在將所述多個電壓中的所述一者施加到所述第一數(shù)據(jù)線的同時確定所述影響。
6.根據(jù)權(quán)利要求1所述的方法，其中從包括編程完成及編程未完成的編程狀態(tài)群組中選擇所述編程狀態(tài)。
7.根據(jù)權(quán)利要求1到6中任一權(quán)利要求所述的方法，其中選擇性地施加所述多個電壓中的一者包括當(dāng)所述第一存儲器單元的所述編程狀態(tài)為編程未完成時，施加第一扭結(jié)檢查電壓；及當(dāng)所述第一存儲器單元的所述編程狀態(tài)為編程完成時，施加第二扭結(jié)檢查電壓。
8.根據(jù)權(quán)利要求1到6中任一權(quán)利要求所述的方法，其中將扭結(jié)校正施加到所述第二數(shù)據(jù)線包括將扭結(jié)校正電壓施加到所述第二數(shù)據(jù)線。
9.根據(jù)權(quán)利要求8所述的方法，其中施加所述扭結(jié)校正電壓包括施加具有對應(yīng)于在所述第二數(shù)據(jù)線上所感測的電壓的量值的電壓。
10.根據(jù)權(quán)利要求9所述的方法，其中施加所述扭結(jié)校正電壓包括施加具有與在所述第二數(shù)據(jù)線上所感測的所述電壓成比例的量值的電壓。
11.一種用于操作存儲器裝置的方法，其包含在施加編程脈沖之前執(zhí)行第一扭結(jié)檢查，其包括使第一數(shù)據(jù)線浮動且將多個電壓中的一者選擇性地施加到第二數(shù)據(jù)線，其中施加到所述第二數(shù)據(jù)線中的相應(yīng)一者的所述電壓取決于耦合到所述第二數(shù)據(jù)線及存取線的存儲器單元的編程狀態(tài)，其中使耦合到所述存取線的多個存儲器單元與所述第一數(shù)據(jù)線及所述第二數(shù)據(jù)線中的相應(yīng)一者交替地相關(guān)聯(lián)；及感測所述第一數(shù)據(jù)線；及在施加所述編程脈沖之前執(zhí)行第二扭結(jié)檢查，其包括使所述第二數(shù)據(jù)線浮動且將所述多個電壓中的一者選擇性地施加到所述第一數(shù)據(jù)線， 其中施加到所述第一數(shù)據(jù)線中的相應(yīng)一者的所述電壓取決于所述多個存儲器單元中的耦合到所述第一數(shù)據(jù)線及所述存取線的存儲器單元的編程狀態(tài)；及感測所述第二數(shù)據(jù)線。
12.根據(jù)權(quán)利要求11所述的方法，其中感測所述第二數(shù)據(jù)線包括感測所述第二數(shù)據(jù)線以找出扭結(jié)。
13.根據(jù)權(quán)利要求11所述的方法，其中將所述多個電壓中的一者選擇性地施加到所述數(shù)據(jù)線包括當(dāng)相應(yīng)存儲器單元的所述編程狀態(tài)為完成編程時，施加第一電壓；及當(dāng)所述相應(yīng)存儲器單元的所述編程狀態(tài)為未完成編程時，施加第二電壓。
14.根據(jù)權(quán)利要求11所述的方法，其中感測所述第一數(shù)據(jù)線包括感測所述第一數(shù)據(jù)線上的至少部分地由于與鄰近第二數(shù)據(jù)線的電容性耦合所致的電壓，每一鄰近第二數(shù)據(jù)線具有所述多個電壓中的施加到其的一者。
15.根據(jù)權(quán)利要求11所述的方法，其中感測所述第二數(shù)據(jù)線包括感測所述第二數(shù)據(jù)線上的至少部分地由于與鄰近第一數(shù)據(jù)線的電容性耦合所致的電壓，每一鄰近第一數(shù)據(jù)線具有所述多個電壓中的施加到其的一者。
16.根據(jù)權(quán)利要求11到15中任一權(quán)利要求所述的方法，其中所述方法包括在將扭結(jié)校正施加到所述數(shù)據(jù)線中的至少一者的同時將所述編程脈沖施加到所述存取線，其中施加到所述數(shù)據(jù)線中的所述至少一者的所述扭結(jié)校正是至少部分地基于對所述數(shù)據(jù)線中的所述至少一者的感測。
17.根據(jù)權(quán)利要求16所述的方法，其中所述方法包括將所述編程脈沖同時施加到耦合到以下各項的所述存儲器單元所述存取線； 所述第一數(shù)據(jù)線；及所述第二數(shù)據(jù)線。
18.根據(jù)權(quán)利要求16所述的方法，其中施加扭結(jié)校正包括將對應(yīng)于在所述數(shù)據(jù)線中的所述至少一者上所感測的電壓的電壓施加到所述數(shù)據(jù)線中的所述至少一者。
19.根據(jù)權(quán)利要求11到15中任一權(quán)利要求所述的方法，其中所述方法包括在每一編程脈沖之前執(zhí)行所述第一及所述第二扭結(jié)檢查。
20.一種用于操作存儲器裝置的方法，其包含確定耦合到共用存取線且鄰近于第一存儲器單元的在后續(xù)編程脈沖期間將受編程禁止的存儲器單元的數(shù)目，其中所述第一存儲器單元與第一數(shù)據(jù)線相關(guān)聯(lián)； 其中所述確定包括當(dāng)鄰近于所述第一存儲器單元且與第二數(shù)據(jù)線相關(guān)聯(lián)的第二存儲器單元已完成編程時，將第一電壓施加到所述第二數(shù)據(jù)線；當(dāng)所述第二存儲器單元尚未完成編程時，將第二電壓施加到所述第二數(shù)據(jù)線；及確定至少部分地由于至少所述第一數(shù)據(jù)線與所述第二數(shù)據(jù)線之間的電容性耦合所致的對所述第一數(shù)據(jù)線的影響；及根據(jù)耦合到所述共用存取線且鄰近于所述第一存儲器單元的在所述后續(xù)編程脈沖期間將受編程禁止的存儲器單元的所述數(shù)目將扭結(jié)校正施加到所述第一數(shù)據(jù)線。
21.根據(jù)權(quán)利要求20所述的方法，其中確定對所述第一數(shù)據(jù)線的所述影響包括 當(dāng)耦合到所述共用存取線且鄰近于所述第一存儲器單元的在所述后續(xù)編程脈沖期間將受編程禁止的存儲器單元的所述數(shù)目為0時，感測第一電壓； 當(dāng)存儲器單元的所述數(shù)目為1時，感測第二電壓；及當(dāng)存儲器單元的所述數(shù)目為2時，感測第三電壓。
22.根據(jù)權(quán)利要求20所述的方法，其中施加扭結(jié)校正包括在所述后續(xù)編程脈沖期間施加所述扭結(jié)校正。
23.根據(jù)權(quán)利要求20所述的方法，其中施加所述扭結(jié)校正包括在編程脈沖期間增加施加到特定數(shù)據(jù)線的電壓。
24.根據(jù)權(quán)利要求23所述的方法，其中施加扭結(jié)校正包括使施加到所述第一數(shù)據(jù)線的所述電壓增加超過作為選擇性緩慢編程收斂SSPC技術(shù)的一部分而施加的電壓的增加。
25.根據(jù)權(quán)利要求20到M中任一權(quán)利要求所述的方法，其中施加扭結(jié)校正包括 當(dāng)耦合到所述共用存取線且鄰近于所述第一存儲器單元的在所述后續(xù)編程脈沖期間將受編程禁止的存儲器單元的所述數(shù)目為1時，將第一扭結(jié)校正施加到所述第一數(shù)據(jù)線； 及當(dāng)存儲器單元的所述數(shù)目為2時，將第二扭結(jié)校正施加到所述第一數(shù)據(jù)線。
26.根據(jù)權(quán)利要求25所述的方法，其中所述第二扭結(jié)校正的量值為所述第一扭結(jié)校正的量值的兩倍大。
27.根據(jù)權(quán)利要求25所述的方法，其中所述第二扭結(jié)校正的量值等于所述第一扭結(jié)校正的量值。
28.根據(jù)權(quán)利要求20到M中任一權(quán)利要求所述的方法，其中根據(jù)耦合到所述共用存取線且鄰近于所述第一存儲器單元的在所述后續(xù)編程脈沖期間將受編程禁止的存儲器單元的所述數(shù)目施加扭結(jié)校正包括當(dāng)耦合到所述共用存取線且鄰近于所述第一存儲器單元的在所述后續(xù)編程脈沖期間將受編程禁止的存儲器單元的所述數(shù)目為0時，不施加扭結(jié)校正。
29.根據(jù)權(quán)利要求20到M中任一權(quán)利要求所述的方法，其中確定耦合到所述共用存取線且鄰近于第一存儲器單元的在后續(xù)編程脈沖期間將受編程禁止的存儲器單元的所述數(shù)目包括在編程操作的編程脈沖之間確定存儲器單元的所述數(shù)目。
30.根據(jù)權(quán)利要求20到M中任一權(quán)利要求所述的方法，其中確定耦合到所述共用存取線且鄰近于所述第一存儲器單元的在后續(xù)編程操作期間將受編程禁止的存儲器單元的所述數(shù)目包括在每一編程脈沖之前確定存儲器單元的所述數(shù)目。
31.一種用于操作存儲器裝置的方法，其包含 使第一數(shù)據(jù)線浮動；如果耦合到第二數(shù)據(jù)線及選定存取線的存儲器單元已完成編程，那么將第一電壓施加到所述第二數(shù)據(jù)線；如果耦合到所述第二數(shù)據(jù)線及所述選定存取線的所述存儲器單元尚未完成編程，那么將第二電壓施加到所述第二數(shù)據(jù)線；及感測至少部分地由于至少所述第一數(shù)據(jù)線與所述第二數(shù)據(jù)線之間的電容性耦合所致的對所述第一數(shù)據(jù)線的影響； 使所述第二數(shù)據(jù)線浮動；如果耦合到所述第一數(shù)據(jù)線及所述選定存取線的所述存儲器單元已完成編程，那么將所述第一電壓施加到所述第一數(shù)據(jù)線；如果耦合到所述第一數(shù)據(jù)線及所述選定存取線的所述存儲器單元尚未完成編程，那么將所述第二電壓施加到所述第一數(shù)據(jù)線；感測至少部分地由于至少所述第二數(shù)據(jù)線與所述第一數(shù)據(jù)線之間的電容性耦合所致的對所述第二數(shù)據(jù)線的影響；根據(jù)對所述第一數(shù)據(jù)線的所述所感測的影響將扭結(jié)校正施加到所述第一數(shù)據(jù)線；及根據(jù)對所述第二數(shù)據(jù)線的所述所感測的影響將扭結(jié)校正施加到所述第二數(shù)據(jù)線。
32.—種存儲器裝置，其包含第一數(shù)據(jù)線，其與第一存儲器單元及第一控制元件相關(guān)聯(lián)；第二數(shù)據(jù)線，其與第二存儲器單元及第二控制元件相關(guān)聯(lián)，其中所述第二存儲器單元鄰近于所述第一存儲器單元；其中所述第一控制元件經(jīng)配置以如果所述第一存儲器單元已完成編程，那么將第一電壓施加到所述第一數(shù)據(jù)線；及如果所述第一存儲器單元尚未完成編程，那么將第二電壓施加到所述第一數(shù)據(jù)線；且其中所述第二控制元件經(jīng)配置以確定至少部分地由于電容性耦合所致的所述電壓在所述第一數(shù)據(jù)線上的所述施加對所述第二數(shù)據(jù)線的影響。
33.根據(jù)權(quán)利要求32所述的裝置，其中所述裝置包括與第三存儲器單元及第三控制元件相關(guān)聯(lián)的第三數(shù)據(jù)線，其中所述第三存儲器單元鄰近于所述第二存儲器單元；其中所述第三控制元件經(jīng)配置以如果所述第三存儲器單元已完成編程，那么將所述第一電壓施加到所述第三數(shù)據(jù)線；及如果所述第三存儲器單元尚未完成編程，那么將所述第二電壓施加到所述第三數(shù)據(jù)線；且其中所述第二控制元件經(jīng)配置以確定至少部分地由于電容性耦合所致的所述電壓在所述第三數(shù)據(jù)線上的所述施加對所述第二數(shù)據(jù)線的影響。
34.根據(jù)權(quán)利要求32所述的裝置，其中所述第二控制元件經(jīng)配置以在所述電壓到所述第一數(shù)據(jù)線的施加期間使所述第二數(shù)據(jù)線浮動。
35.根據(jù)權(quán)利要求32所述的裝置，其中所述第二控制元件經(jīng)配置以確定所述影響包含所述第二控制元件經(jīng)配置以感測所述第二數(shù)據(jù)線上的至少部分地由于所述電容性耦合所致的電壓，其中所述電容性耦合是在至少所述第一數(shù)據(jù)線與所述第二數(shù)據(jù)線之間。
36.根據(jù)權(quán)利要求32到35中任一權(quán)利要求所述的裝置，其中所述第二控制元件經(jīng)配置以根據(jù)所述所確定的影響而在對所述第二存儲器單元的編程操作期間將扭結(jié)校正電壓施加到所述第二數(shù)據(jù)線。
37.根據(jù)權(quán)利要求36所述的裝置，其中所述扭結(jié)校正電壓包含大致等同于至少部分地由于至少所述第一數(shù)據(jù)線與所述第二數(shù)據(jù)線之間的電容性耦合而對所述第二存儲器單元的編程脈沖期間施加到所述第二存儲器單元的控制柵極的電壓的增加的電壓。
38.根據(jù)權(quán)利要求32到35中任一權(quán)利要求所述的裝置，其中 所述第二控制元件包括一定數(shù)目個經(jīng)解碼存儲元件；且所述第二控制元件經(jīng)配置以選擇所述數(shù)目個經(jīng)解碼存儲元件中的一者以在編程脈沖期間將對應(yīng)電壓施加到所述第二數(shù)據(jù)線。
39.根據(jù)權(quán)利要求38所述的裝置，其中所述對應(yīng)電壓選自包含以下各項的對應(yīng)電壓群組0伏；1/2扭結(jié)校正電壓； 扭結(jié)校正電壓；選擇性緩慢編程收斂SSPC電壓； SSPC電壓+1/2扭結(jié)校正電壓； SSPC電壓+扭結(jié)校正電壓；及禁止電壓。
40.根據(jù)權(quán)利要求32到35中任一權(quán)利要求所述的裝置，其中 所述第二控制元件包括一定數(shù)目個經(jīng)編碼存儲元件；且所述第二控制元件經(jīng)配置以選擇所述數(shù)目個經(jīng)編碼存儲元件的組合以在編程脈沖期間將對應(yīng)電壓施加到所述第二數(shù)據(jù)線。
41.根據(jù)權(quán)利要求32到35中任一權(quán)利要求所述的裝置，其中所述第二控制元件位于所述存儲器裝置的與所述第一控制元件相對的一側(cè)上。
42.根據(jù)權(quán)利要求32到35中任一權(quán)利要求所述的裝置，其中相對于所述第一數(shù)據(jù)線的所述第一控制元件耦合到的一端，所述第二控制元件耦合到所述第二數(shù)據(jù)線的相對端。
43.根據(jù)權(quán)利要求32到35中任一權(quán)利要求所述的裝置，其中 所述第二控制元件包括五個經(jīng)解碼存儲元件；且所述第二控制元件經(jīng)配置以選擇所述五個經(jīng)解碼存儲元件中的一者以在編程脈沖期間將對應(yīng)電壓施加到所述第二數(shù)據(jù)線。
44.根據(jù)權(quán)利要求43所述的裝置，其中所述對應(yīng)電壓選自包括以下各項的對應(yīng)電壓群組0伏；扭結(jié)校正電壓；選擇性緩慢編程收斂SSPC電壓； SSPC電壓+扭結(jié)校正電壓；及禁止電壓。
45.根據(jù)權(quán)利要求32到35中任一權(quán)利要求所述的裝置，其中所述第一數(shù)據(jù)線為第一位線，且其中所述第二數(shù)據(jù)線為第二位線。
46.根據(jù)權(quán)利要求32到35中任一權(quán)利要求所述的裝置，其中所述第一控制元件及所述第二控制元件包括及/或耦合到控制電路。
47.根據(jù)權(quán)利要求46所述的裝置，其中所述控制電路包括通過第一切換裝置選擇性地耦合到相應(yīng)數(shù)據(jù)線的感測電路，其中所述感測電路包括暫時數(shù)據(jù)高速緩沖存儲器tdc節(jié)點，其通過第二切換裝置選擇性地耦合到預(yù)充電電路；所述tdc節(jié)點通過第三切換裝置選擇性地耦合到鎖存器；且所述tdc節(jié)點耦合到電容。
48.根據(jù)權(quán)利要求47所述的裝置，其中所述電容 通過第四切換裝置選擇性地耦合到接地；通過第五切換裝置選擇性地耦合到升壓電路；且通過第六切換裝置與另一電容選擇性地串聯(lián)耦合到接地。
49.一種存儲器裝置，其包含 存儲器單元，其耦合到存取線；數(shù)據(jù)線，每一數(shù)據(jù)線與所述存儲器單元中的相應(yīng)一者相關(guān)聯(lián)； 控制元件，每一控制元件與所述數(shù)據(jù)線中的相應(yīng)一者相關(guān)聯(lián)； 其中第一數(shù)目個所述控制元件經(jīng)配置以使耦合到所述第一數(shù)目個控制元件的第一數(shù)目個所述數(shù)據(jù)線浮動； 感測所述第一數(shù)目個數(shù)據(jù)線上的至少部分地由于施加到第二數(shù)目個數(shù)據(jù)線的電壓及與其的電容性耦合所致的電壓；及將多個電壓中的一者選擇性地施加到所述第一數(shù)目個數(shù)據(jù)線； 第二數(shù)目個所述控制元件經(jīng)配置以將所述多個電壓中的一者選擇性地施加到耦合到所述第二數(shù)目個控制元件的第二數(shù)目個所述數(shù)據(jù)線；使所述第二數(shù)目個數(shù)據(jù)線浮動；及感測所述第二數(shù)目個數(shù)據(jù)線上的至少部分地由于施加到所述第一數(shù)據(jù)線的電壓及與其的電容性耦合所致的電壓。
50.根據(jù)權(quán)利要求49所述的裝置，其中所述第一數(shù)目個控制元件經(jīng)配置以根據(jù)在施加到選定存取線的編程脈沖期間在所述第一數(shù)目個數(shù)據(jù)線上所感測的所述電壓而將扭結(jié)校正選擇性地施加到所述第一數(shù)目個數(shù)據(jù)線；且所述第二數(shù)目個控制元件經(jīng)配置以根據(jù)在施加到所述選定存取線的所述編程脈沖期間在所述第二數(shù)目個數(shù)據(jù)線上所感測的所述電壓而將扭結(jié)校正選擇性地施加到所述第二數(shù)目個數(shù)據(jù)線。
51.根據(jù)權(quán)利要求49所述的裝置，其中相對于所述存儲器單元的所述第一數(shù)目個控制元件在其上耦合到所述第一數(shù)目個數(shù)據(jù)線的一側(cè)，所述第二數(shù)目個控制元件在所述存儲器單元的相對側(cè)上耦合到所述第二數(shù)目個數(shù)據(jù)線。
52.根據(jù)權(quán)利要求49所述的裝置，其中所述第二數(shù)目個控制元件在所述存儲器單元的與所述第一數(shù)目個控制元件在其上耦合到所述第一數(shù)目個數(shù)據(jù)線的所述側(cè)相同的一側(cè)上耦合到所述第二數(shù)目個數(shù)據(jù)線。
53.根據(jù)權(quán)利要求49所述的裝置，其中所述第一數(shù)目個控制元件不與所述第二數(shù)目個控制元件共享有形物理連接。
54.根據(jù)權(quán)利要求49到53中任一權(quán)利要求所述的裝置，其中所述控制元件各自包括經(jīng)配置以存儲與所述存儲器單元中的所述相應(yīng)一者相關(guān)聯(lián)的編程狀態(tài)的高速緩沖存儲器元件，所述存儲器單元中的所述相應(yīng)一者與所述數(shù)據(jù)線中的與每一控制元件相關(guān)聯(lián)的所述相應(yīng)一者相關(guān)聯(lián)，其中所述編程狀態(tài)選自包括編程完成及編程未完成的編程狀態(tài)群組。
55.根據(jù)權(quán)利要求M所述的裝置，其中每一控制元件經(jīng)配置以響應(yīng)于在編程脈沖之后對所述存儲器單元中的所述相應(yīng)一者所執(zhí)行的編程檢驗操作而更新存儲于每一高速緩沖存儲器元件中的所述編程狀態(tài)，所述存儲器單元中的所述相應(yīng)一者與所述數(shù)據(jù)線中的與每一控制元件相關(guān)聯(lián)的所述相應(yīng)一者相關(guān)聯(lián)。
全文摘要
本發(fā)明涉及存儲器扭結(jié)檢查。一個實施例包括根據(jù)第一存儲器單元的編程狀態(tài)將多個電壓中的一者選擇性地施加到第一數(shù)據(jù)線，其中所述第一存儲器單元耦合到所述第一數(shù)據(jù)線及選定存取線。確定至少部分地由于施加到所述第一數(shù)據(jù)線的所述電壓及至少所述第一數(shù)據(jù)線與第二數(shù)據(jù)線之間的電容性耦合所致的對所述第二數(shù)據(jù)線的影響，其中所述第二數(shù)據(jù)線耦合到第二存儲器單元，所述第二存儲器單元鄰近于所述第一存儲器單元，且所述第二存儲器單元耦合到所述選定存取線。響應(yīng)于所述所確定的影響而在施加到所述第二存儲器單元的后續(xù)編程脈沖期間將扭結(jié)校正施加到所述第二數(shù)據(jù)線。
文檔編號G11C16/10GK102483954SQ201080040564
公開日2012年5月30日 申請日期2010年8月31日 優(yōu)先權(quán)日2009年9月14日
發(fā)明者烏黛·錢德拉塞卡爾, 馬克·赫爾姆 申請人:美光科技公司