專利名稱：用于安全數(shù)據(jù)存儲的半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器尤其是在這些存儲器中所使用的讀出放大器，這些讀出放大器中具有安全特性。
背景技術(shù)：
智能卡(也叫做IC卡)是在外表上類似于信用卡的錢包大小的塑料卡，但它裝有能比所熟悉的磁條存儲明顯更多的信息的嵌入的微型芯片。由于增大了數(shù)據(jù)存儲容量，所以智能卡為信息存儲和傳輸提供了不能通過其它技術(shù)獲得的許多新的可能，從而成為信息處理世界的一個重要部分。
智能卡的輕便性使得人們可在其錢包中攜帶諸如其全部病史等大量重要的數(shù)據(jù)。智能卡的其它應(yīng)用包括它們在金融交易中的使用；例如，在法國和德國的公用付費電話中使用了智能卡。在新加坡，引入智能卡來替換日常購物用的硬幣和紙幣。
從表面上看，智能卡有無限可能的用途，從而引起對安全地訪問存儲在這些卡中的信息的關(guān)注，尤其是在存儲有諸如社會保險號碼和敏感的金融信息等私人信息的情況下。如果給典型的智能卡提供正確的密碼時，它們將允許訪問信息。密碼的最常見形式是PIN(個人識別碼)，通常是經(jīng)由數(shù)字鍵盤輸入的六到八位的數(shù)字。理論上，只有輸入了正確的PIN時才能訪問智能卡，從而如果卡被遺失或偷走，未授權(quán)的用戶不能訪問信息。
國際標(biāo)準(zhǔn)協(xié)會(ISO)已產(chǎn)生了ISO7816標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)定義了在智能卡中所使用的電氣觸點(contact)，它將很可能是被智能卡工業(yè)所采用的標(biāo)準(zhǔn)。圖6示出，ISO7816的智能卡包括對智能卡內(nèi)形成的IC提供訪問的電氣觸點。C1端子給內(nèi)部IC提供電能(Vcc)。C3端子是外部所提供的時鐘信號(CLK)的輸入端。通過C7端子讀取和寫入數(shù)據(jù)。因此，ISO7816定義了如何訪問信息并存儲在卡上。然而，該標(biāo)準(zhǔn)沒有提及智能卡的安全性。
包含在智能卡中的微型芯片通常使用E2PROM來存儲數(shù)據(jù)。例如，由Microchip Technology公司所生產(chǎn)的24C0xSC系列芯片包括用于數(shù)據(jù)存儲的1K比特或2K比特的E2PROM陣列。在設(shè)計這些非易失性存儲器時必須非常小心，以確保不會意外地破壞存儲在其中的敏感數(shù)據(jù)。同樣重要的是數(shù)據(jù)的安全性，即防止對這些數(shù)據(jù)的未授權(quán)的訪問，這是24C0xSC芯片沒有提及的。
為此目的，智能卡微型芯片的一些集成電路供應(yīng)者在其設(shè)計中結(jié)合了安全性邏輯。例如，本發(fā)明的受讓人Atmel股份有限公司制造了一種智能卡ICAT88SC10x，其特征是對其數(shù)據(jù)進(jìn)行安全性代碼訪問。在輸入有效代碼的一定次數(shù)的嘗試失敗后，該器件就永遠(yuǎn)阻止了訪問。諸如Siemens股份有限公司所制造的SLE4436M1等其它芯片通過存儲公共密鑰提供附加的鑒別。然而，已發(fā)現(xiàn)，無論這些安全特征如何都可檢測到智能卡數(shù)據(jù)的內(nèi)容。
圖7示出諸如E2PROM或快擦寫存儲器等存儲單元，它由被字選擇線選中的存儲單元浮柵晶體管10構(gòu)成。讀出放大器20通過由位選擇線選通的位讀出晶體管12耦合到存儲單元，用于讀取存儲單元。通常，讀出放大器20由許多存儲單元中的一個來驅(qū)動。空(dummy)單元14及其相關(guān)電路40用作計及因工藝變化而在存儲單元中引起差別的補償電路。
存儲單元10的操作是眾所周知的。具體來說，在晶體管10的浮柵中不存儲(清除)或存儲(不清除)一個電荷分別表示邏輯“0”或邏輯“1”。在浮柵上所存儲的電荷提高了柵極的閾值電壓，從而在選中該單元(通過確認(rèn)字選擇線)時，晶體管將利用增大的柵極閾值而保持不導(dǎo)通。相反，被清除的單元不存在任何電荷，從而選中該單元將引起晶體管導(dǎo)通。
讀出放大器20包括由晶體管31、33和35構(gòu)成的偏置電路22。電流驅(qū)動電路24由晶體管30和反饋電路32、34構(gòu)成。在DATAOUT出提供讀出放大器的輸出。
在存儲單元10被清除和選中時，存儲單元變?yōu)閷?dǎo)通，這將使節(jié)點21接地。結(jié)果，晶體管30高度接通(經(jīng)由晶體管31)，而晶體管32通過反饋電路32、34接通。產(chǎn)生通過晶體管30、32、12和10到地的電流路徑，于是使節(jié)點23接地而導(dǎo)致低的DATAOUT。
在存儲單元10不被清除且被選中時，該單元將不導(dǎo)通。反饋電路32、34把節(jié)點21保持在足以使晶體管31稍稍接通的電勢。這開始接通晶體管30，從而節(jié)點23接近Vcc而導(dǎo)致高的DATAOUT。
從以上對圖7的說明可看出，在存儲單元10處于清除狀態(tài)時，對存儲單元的讀取將導(dǎo)致電流流過讀出放大器20的晶體管30、32以及晶體管10到地。相反，在存儲單元處于不清除狀態(tài)時，該單元在被選中時不導(dǎo)通，從而沒有電流流過晶體管30、32。因此，在讀取存儲單元期間，讀出放大器20的功耗隨存儲單元10的數(shù)據(jù)內(nèi)容而變化。于是，可簡單地通過存儲陣列進(jìn)行定時，同時監(jiān)測從電源引出的電流并把時鐘與從電源電流中取得的測量值相關(guān)，來確定一和零的格式，它包括存儲在存儲陣列中的數(shù)據(jù)。
再參考圖6，可看出，智能卡恰恰易于受到對其中所存儲數(shù)據(jù)的安全性的侵害。通過監(jiān)測和記錄提供給Vcc端子(在ISO7816卡的情況下為C1)的電流變化，同時把時鐘信號提供給CLK端子C3，可破壞智能卡的安全性。所獲得的電源電流波形直接對應(yīng)于存儲在智能卡中的數(shù)據(jù)，讓人可以繞過智能卡中所建立的任何安全措施而“讀取”被保護(hù)的數(shù)據(jù)。
需要這樣一種存儲器件，它可在目前可獲得的用于保護(hù)智能卡的方法以外提供附加的安全性，從而使這些卡不受未獲授權(quán)的人的影響。想要這樣一種受到保護(hù)的存儲電路，不會因監(jiān)測電源電流而被未授權(quán)地訪問，因而具有高度的安全性。

發(fā)明內(nèi)容
依據(jù)本發(fā)明，一種存儲器件包括具有存儲單元和用于讀出包含在存儲單元中的數(shù)據(jù)的讀出放大器。該存儲器件還包括耦合到讀出放大器的輸出的電流補償(offset)電路(平衡電路)。此補償電路響應(yīng)于從存儲單元讀出的數(shù)據(jù)而進(jìn)行操作，從而通過補償存儲電路所消耗的功率的變化來增大或減小其功耗。尤其是，在讀出存儲在存儲單元中的邏輯“1”時，第一電流流過存儲電路，在讀出存儲在存儲單元中的邏輯“0”時有第二電路流過。補償電路與存儲電路以相反關(guān)系進(jìn)行操作，即在讀出邏輯“1”時引出基本上等于第二電流的電流，并在讀出邏輯“0”時引出基本上等于第一電流的電流。這樣，存儲器件所引出的總的電源電流基本上保持恒定，從而通過監(jiān)測電源電流也不能確認(rèn)讀出的是“1”還是“0”。
在本發(fā)明的另一個實施例中，補償電路包括用于調(diào)節(jié)從補償電路引出的電流的微調(diào)電路。這使得可對補償電路的電流進(jìn)行微調(diào)，以解決因工藝變化而在晶體管元件中所引起的差別問題。
在本發(fā)明的再一個實施例中，存儲陣列包括以行和列網(wǎng)格排列的多個存儲單元。每行存儲單元具有相關(guān)的字選擇線。每列存儲單元具有相應(yīng)的讀出放大器。與每個讀出放大器相連的是與讀出放大器以相反關(guān)系操作的補償電路，從而由存儲器件引出的電源電流與讀出存儲在存儲單元中的數(shù)據(jù)基本上無關(guān)。
附圖概述

圖1是本發(fā)明的存儲器件的總體方框圖。
圖2示出依據(jù)本發(fā)明的特殊存儲電路。
圖3示出圖2所示存儲電路的另一個實施例。
圖4示出微調(diào)電路。
圖5示出依據(jù)本發(fā)明的存儲陣列。
圖6示出典型的ISO7816智能卡。
圖7示出典型的已有技術(shù)的存儲單元。
本發(fā)明的較佳實施方式參考圖1，依據(jù)本發(fā)明的存儲器件包括用于讀出存儲在存儲單元102中的數(shù)據(jù)的讀出放大器100。通過確認(rèn)位選擇線即接通位選擇晶體管106a并確認(rèn)字選擇線來使存儲單元對讀出放大器100選通?？?dummy)單元104經(jīng)由位選擇晶體管106b耦合到讀出放大器，以補償由讀出放大器讀取的多個存儲單元中的工藝變化。存儲器件包括平衡電路，該電路由通過位選擇晶體管206a耦合到平衡放大器200的平衡單元構(gòu)成?？諉卧?04還經(jīng)由位選擇晶體管206b耦合到平衡放大器200。位選擇晶體管106a、106b、206a和206b由同一位選擇線來驅(qū)動。讀出放大器100的輸出被耦合到平衡單元202的字選擇。
注意，對于諸如E2PROM和快擦寫存儲器等單端串行存儲器件存在各種設(shè)計。本發(fā)明的優(yōu)點在于可使用任何一種這樣的裝置。因此，有多少單端的存儲器電路設(shè)計就有多少本發(fā)明的實施例。于是，以下將就圖7所示的電路來進(jìn)行討論。然而，應(yīng)理解，該電路只是示意性的，本發(fā)明可適用于任何存儲器設(shè)計。
圖2示出使用圖7所揭示的電路的圖1中概述的本發(fā)明的特殊實施例。在圖2中可看出，平衡電路是包括存儲器件的電路的副本。由帶撇號的標(biāo)號來示出包括平衡電路的元件，例如平衡單元10′和平衡放大器20′、40′。字選擇線耦合到存儲單元10和空單元14。平衡單元10′和空單元14’耦合到讀出放大器20的輸出。此外，平衡單元10′被預(yù)先編程而處于清除狀態(tài)。
現(xiàn)在將描述圖2的電路的操作。首先，考慮讀出放大器20在讀取導(dǎo)通的存儲單元的情況；即，浮柵晶體管10處于清除狀態(tài)(通常為邏輯“0”)。由于晶體管被清除，所以它在被選中時接通從而吸收電流。這使得讀出放大器的輸出DATAOUT接地。由于DATAOUT為低，所以平衡單元10′保持?jǐn)嚅_繼而不導(dǎo)通。在此情況下該器件的源極電流I零為I零=I讀出零＋I(xiàn)平衡靜止＋I(xiàn)存儲單元這里I讀出零是在讀取導(dǎo)通的存儲單元10時從讀出電路20和40引出的電流，I平衡靜止是在讀取不導(dǎo)通的平衡單元10′時從平衡電路20′和40′引出的電流，以及I存儲單元是由導(dǎo)通的存儲單元10引出的電流。
接著，考慮讀出放大器20在讀取不導(dǎo)通的存儲單元的情況；即，浮柵晶體管10處于不清除狀態(tài)(通常為邏輯“1”)。在此情況下，晶體管的柵極閾值被升高因而它在被選中時保持不導(dǎo)通。這使得讀出放大器的輸出DATAOUT變高。平衡單元10′恢復(fù)清除狀態(tài)，DATAOUT變高接通平衡單元，從而使它導(dǎo)通。在此情況下的總電流消耗I_為I_=I讀出靜止+I平衡零+I平衡單元這里I讀出靜止是在讀取不導(dǎo)通的存儲單元10時從讀出電路10-16、20和40引出的電流，I平衡零是在讀取導(dǎo)通的平衡單元10′時從平衡電路10′-16′、20′和40′引出的電流，以及I平衡單元是由導(dǎo)通的平衡單元10′引出的電流。
由于存儲電路10-40與平衡電路10′-40′相同，以下也是準(zhǔn)確的I讀出零=I平衡零；I讀出靜止=I平衡靜止；以及I存儲單元=I平衡單元因此，I零=I_，即，由本發(fā)明的存儲器件所消耗的電源電流與存儲在存儲單元10中的數(shù)據(jù)無關(guān)。此外，如以上和參考圖1的總體示意圖所述，本發(fā)明適用于以本領(lǐng)域中所公知的任何單端存儲電路設(shè)計進(jìn)行工作。
還應(yīng)注意，某些存儲設(shè)計允許共享諸如圖7的存儲電路等某些元件，而關(guān)系式I零=I_總是真的。圖3示出利用圖7的電路的這種存儲器件的一個實施例。讀出放大器20的晶體管30-35被復(fù)制為平衡放大器20″中的30′-35′。在這兩個放大器之間共享補償電路42。如圖2所示，平衡單元10′被預(yù)先編程而處于清除狀態(tài)，并由讀出放大器的輸出DATAOUT來驅(qū)動。
在讀出放大器20在讀取導(dǎo)通的存儲單元(邏輯“0”)的情況下，電流公式為I零=I讀出零+I平衡靜止+I存儲單元+Ic這里I讀出零是在讀取導(dǎo)通的存儲單元10時從讀出電路20引出的電流，I平衡靜止是在讀取不導(dǎo)通的平衡單元10′時從平衡電路20′引出的電流，I存儲單元是由導(dǎo)通的存儲單元10引出的電流，以及Ic是在存儲單元10導(dǎo)通且平衡單元10′不導(dǎo)通時由補償電路42和晶體管16和14引出的電流。
在讀出放大器20讀取不導(dǎo)通的存儲單元(邏輯“1”)的情況下，電流公式為I_=I讀出靜止+I平衡零+I平衡單元+Ic′這里I讀出靜止是在讀取不導(dǎo)通的存儲單元10時從讀出電路20引出的電流，I平衡零是在讀取導(dǎo)通的平衡單元10′時從平衡電路20′引出的電流，1平衡單元是由導(dǎo)通的平衡單元10′引出的電流，以及Ic′，是在存儲單元10不導(dǎo)通且平衡單元10′導(dǎo)通時由補償電流42和晶體管16和14引出的電流。
由于存儲器讀出放大器20以及位和字選擇晶體管12和10與平衡放大器20′以及位和字選擇晶體管12′和10′相同，所以以下公式是真的I讀出零=I平衡零；I讀出靜止=I平衡靜止；以及I存儲單元=I平衡單元Ic=Ic′這樣，與圖2的實施例相同，關(guān)系I零=I_對圖3的實施例總是真的。
圖4示出圖1所示微調(diào)電路208的典型電路示例。微調(diào)電路208用于調(diào)節(jié)平衡單元202的柵極電流以在測試期間提供電流匹配能力，還可進(jìn)行微調(diào)來補償制造工藝的變化。參考圖4，從圖3的實施例中得到結(jié)合了微調(diào)電路208的本發(fā)明存儲器件的一個實施例。存儲單元10耦合到讀出放大器20。平衡單元10′經(jīng)由選擇晶體管12′和通路(pass)晶體管11耦合到平衡放大器20″。平衡單元10′耦合到微凋電路208。讀出放大器20的輸出驅(qū)動晶體管11。
微調(diào)電路208由串聯(lián)的電阻器R1-R5組成。一系列可熔連線F1-F5與此電阻器鏈并聯(lián)。此電阻器鏈用作驅(qū)動平衡單元10′的柵極的可編程分壓器。可簡單地通過燒斷一根或多根適當(dāng)?shù)娜劢z來對分壓器進(jìn)行編程。于是，通過調(diào)節(jié)分壓器，平衡電壓10′可部分接通。這使得可在制造期間對從平衡單元引出的電流進(jìn)行微調(diào)，以補償工藝變化。雖然圖4示出提供了使平衡單元10′預(yù)偏置的可變分壓器的電阻器鏈，但對于微調(diào)電路可使用提供可編程電壓值的許多類似電路中的任一種，且它們被認(rèn)為在本領(lǐng)域普通技術(shù)人員的能力范圍內(nèi)。
現(xiàn)在再轉(zhuǎn)到圖5，可看出本發(fā)明可適用于一存儲陣列。雖然串行存儲器件利用了一個讀出放大器，但存儲陣列可利用不只一個讀出放大器，每個讀出放大器用于每列存儲單元。圖5示出把本發(fā)明應(yīng)用于這種存儲單元陣列的一列存儲單元10A。在存儲器件中重復(fù)每列讀出放大器。
經(jīng)由位選擇線BITn選中一列，而字選擇線選中行WORD0…WORDn-1。當(dāng)選中一列中的特定存儲單元時，把選中的單元與未選中的單元有效地隔離。對于給定的選中存儲單元，獲得的電路以與結(jié)合圖1～3和以上電流公式所述的相同方式進(jìn)行操作。于是，通過對每個讀出放大器提供相應(yīng)的平衡電路，將使通過存儲器件引出的總電流保持基本上恒定，而與所讀取的零和一的格式無關(guān)。
權(quán)利要求
1．一種存儲器件，其特征在于包括用于存儲數(shù)據(jù)的第一單元裝置；耦合到所述第一單元裝置的第一讀出裝置，用于讀出其中所存儲的數(shù)據(jù)并輸出表示其中所存儲的數(shù)據(jù)的信號；以及耦合到接收來自所述第一讀出裝置的輸出的電流補償電路，在讀出數(shù)據(jù)期間，所述電流補償電路與由所述第一讀出裝置和所述第一單元裝置引出的電流相對應(yīng)或相反地引出電流；從而在讀出數(shù)據(jù)期間由所述存儲器件引出的電流與存儲在所述第一單元裝置中的數(shù)據(jù)基本無關(guān)。
2．如權(quán)利要求1所述的存儲器件，其特征在于所述電流補償電路包括用于存儲數(shù)據(jù)的第二單元裝置以及耦合到所述第二單元裝置用于讀出存儲在其中的數(shù)據(jù)的第二讀出裝置；所述第二單元裝置具有與所述第一單元裝置基本上相同的結(jié)構(gòu)；所述第二讀出裝置具有與所述第一讀出裝置基本上相同的結(jié)構(gòu)；所述第二單元裝置具有耦合到接收來自所述第一讀出裝置的輸出的字選擇線，從而所述第二讀出裝置根據(jù)存儲在所述第一單元裝置中的數(shù)據(jù)來讀取所述第二單元裝置。
3．如權(quán)利要求1所述的存儲器件，其特征在于所述第一單元裝置是浮柵晶體管，它具有清除數(shù)據(jù)狀態(tài)和不清除數(shù)據(jù)狀態(tài)。所述第一讀出裝置是讀出放大器，它具有在讀出所述浮柵晶體管處于清除數(shù)據(jù)狀態(tài)時產(chǎn)生第一電壓以及在讀出所述浮柵晶體管處于不清除數(shù)據(jù)狀態(tài)時產(chǎn)生大于所述第一電壓的第二電壓的輸出；所述電流補償電路包括與所述浮柵晶體管基本上相同的平衡晶體管以及與所述讀出放大器基本上相同的平衡放大器，所述平衡放大器耦合到讀出所述平衡晶體管的數(shù)據(jù)狀態(tài)；所述平衡晶體管具有一柵極，所述柵極具有大于所述第一電壓并小于所述第二電壓的閾值電壓；所述平衡晶體管處于清除數(shù)據(jù)狀態(tài)；所述平衡晶體管的所述柵極耦合到所述讀出放大器的所述輸出，從而在所述浮柵晶體管處于不清除數(shù)據(jù)狀態(tài)時選中所述平衡晶體管。
4．如權(quán)利要求3所述的存儲器件，其特征在于還包括用于對所述平衡晶體管進(jìn)行部分編程以調(diào)節(jié)流過被選中的所述平衡晶體管的電流的裝置。
5．如權(quán)利要求I所述的存儲器件，其特征在于所述第一單元裝置為單端存儲器件。
6．一種半導(dǎo)體存儲器，其特征在于包括浮柵存儲單元和耦合到所述存儲單元的用于讀出存儲在其中的數(shù)據(jù)的讀出電路，所述讀出電路具有一輸出；以及浮柵平衡單元以及耦合到所述平衡單元的用于讀出存儲在其中的數(shù)據(jù)的平衡電路，所述平衡電路與所述讀出電路基本上相同，所述平衡單元與所述存儲單元基本上相同；所述平衡單元具有用于數(shù)據(jù)讀出的字線，所述字線耦合到所述讀出電路輸出。
7．如權(quán)利要求6所述的半導(dǎo)體存儲器，其特征在于所述平衡單元處于清除狀態(tài)。
8．如權(quán)利要求6所述的半導(dǎo)體存儲器，其特征在于當(dāng)所述存儲單元處于不清除狀態(tài)時所述讀出電路輸出超過所述平衡單元的閾值電壓的電壓。
9．如權(quán)利要求8所述的半導(dǎo)體存儲器，其特征在于還包括用于在所述平衡單元被所述讀出電路接通時調(diào)節(jié)流過所述平衡單元的電流的裝置。
10．一種半導(dǎo)體存儲器件，其特征在于包括用于存儲數(shù)據(jù)的存儲單元，所述存儲單元具有用于其選擇的字選擇線和位讀出線；具有耦合到所述存儲單元的所述位讀出線的輸入的讀出電路，用于讀出存儲在所述存儲單元中的數(shù)據(jù)，所述讀出電路還具有表示所述讀出數(shù)據(jù)的輸出；具有與所述存儲單元基本上相同結(jié)構(gòu)的平衡單元，所述平衡單元具有用于其選擇的字選擇線和位讀出線；以及具有與所述讀出電路基本上相同結(jié)構(gòu)的平衡電路，所述平衡電路具有耦合到所述平衡單元的所述位讀出線的輸入用于讀出存儲在所述平衡單元中的數(shù)據(jù)；所述讀出電路的所述輸出耦合到所述平衡單元的所述字選擇線，從而選中所述平衡單元，繼而依據(jù)存儲在所述存儲單元中的數(shù)據(jù)和所述數(shù)據(jù)的讀出由所述平衡電路讀取所述平衡單元；在所述平衡單元中存儲有數(shù)據(jù)，從而由所述存儲單元和由所述讀出電路引出的電流與由所述平衡單元和由所述平衡電路引出的電流相反；從而由所述半導(dǎo)體存儲器件引出的電源電流基本上與所述存儲單元中讀出的數(shù)據(jù)無關(guān)。
11．如權(quán)利要求10所述的半導(dǎo)體存儲器件，其特征在于還包括用于調(diào)節(jié)由所述平衡單元引出的所述電流的微調(diào)電路，從而在所述半導(dǎo)體存儲器件制造期間補償因工藝變化而在其元件中引起的電流差。
12．如權(quán)利要求10所述的半導(dǎo)體存儲器件，其特征在于所述存儲單元和所述平衡單元是每個都具有清除狀態(tài)和不清除狀態(tài)的浮柵器件，所述平衡單元處于清除狀態(tài)。
13．如權(quán)利要求12所述的半導(dǎo)體存儲器件，其特征在于所述讀出電路輸出是只在所述存儲單元處于不清除狀態(tài)時超過所述平衡單元的柵極閾值電壓的電壓。
14．如權(quán)利要求13所述的半導(dǎo)體存儲器件，其特征在于還包括用于調(diào)節(jié)由所述平衡單元引出的所述電流的微調(diào)電路，從而在所述半導(dǎo)體存儲器件制造期間補償因工藝變化而在其元件中引起的電流差。
15．一種存儲器件，其特征在于包括以行列網(wǎng)格排列的多個存儲單元，每個所述存儲單元可被編程而在所述存儲單元被選中時導(dǎo)通或不導(dǎo)通；與每列存儲單元相連的讀出放大器，每個所述讀出放大器具有表示選中的存儲單元的導(dǎo)通狀態(tài)的輸出，在所述選中的存儲單元處于導(dǎo)通狀態(tài)時，所述選中的存儲單元和所述讀出放大器具有第一幅值的電流，在所述選中的存儲單元處于不導(dǎo)通狀態(tài)時，所述選中的存儲單元和所述讀出放大器具有第二幅值的電流；與每個所述讀出放大器相連的平衡電路，所述平衡電路響應(yīng)于所述讀出放大器的輸出，用于在所述選中的存儲單元處于導(dǎo)通狀態(tài)時產(chǎn)生基本上等于所述第二幅值的電流，并在所述選中的存儲單元處于不導(dǎo)通狀態(tài)時產(chǎn)生基本上等于所述第一幅值的電流。
16．如權(quán)利要求15所述的存儲器件，其特征在于每個所述平衡電路包括在結(jié)構(gòu)上與所述多個存儲單元的結(jié)構(gòu)基本上相同的可編程平衡存儲單元，每個所述平衡電路還包括在結(jié)構(gòu)上與有關(guān)的讀出放大器基本上相同的平衡讀出放大器，所述平衡存儲單元耦合到所述平衡讀出放大器并用于讀出流過所述平衡存儲單元的電流；所述平衡存儲單元包括耦合到所述有關(guān)讀出放大器的輸出線的字選擇線；以及所述平衡存儲單元處于導(dǎo)通狀態(tài)。
17．如權(quán)利要求15所述的存儲器件，其特征在于每個所述存儲單元是第一浮柵晶體管，具有用于其選擇的柵極和耦合到有關(guān)讀出放大器的漏極，平衡電路包括第二浮柵晶體管和與所述有關(guān)讀出放大器基本上相同的平衡讀出放大器，所述第二浮柵晶體管包括耦合到所述平衡讀出放大器的漏極和耦合到所述有關(guān)讀出放大器的控制柵極，所述第二浮柵晶體管處于清除狀態(tài)。
18．如權(quán)利要求17所述的存儲器件，其特征在于還包括微調(diào)電路用于對所述第二浮柵晶體管進(jìn)行部分編程以改變被選中的所述第二浮柵晶體管的電導(dǎo)率。
全文摘要
一種存儲器件,包括其數(shù)據(jù)狀態(tài)由讀出放大器(100)來讀出的存儲單元(102)。利用具有與讀出放大器相同結(jié)構(gòu)的平衡放大器(200)來讀出與存儲單元結(jié)構(gòu)相同的平衡單元(202)。把平衡單元保持在清除(導(dǎo)通)狀態(tài)。由讀出放大器的輸出來選通平衡單元。此器件以消耗相同功率的方式進(jìn)行操作,而與存儲單元的數(shù)據(jù)狀態(tài)無關(guān)。在本發(fā)明的一個實施例中,由存儲陣列構(gòu)成的存儲器件包括與存儲器件中的每個讀出放大器相連的平衡電路。在本發(fā)明的另一個實施例中,使用微調(diào)電路(208)來調(diào)節(jié)平衡電路的電導(dǎo)率。這使得可在制造期間對平衡電路進(jìn)行微調(diào)以補償工藝變化,繼而使平衡電路與存儲單元匹配。
文檔編號G11C16/06GK1226991SQ98800675
公開日1999年8月25日 申請日期1998年4月24日 優(yōu)先權(quán)日1997年5月21日
發(fā)明者薩羅杰·帕塔克, 杰迪什·帕塔克 申請人:愛特梅爾股份有限公司