，亦可應(yīng)用于具有許多階梯接觸的元件，而用來(lái)制作選擇線的層則可分區(qū)形成多條選擇線于存儲(chǔ)器層12上方，如選擇線SSLl和SSL2。不需要形成許多的選擇線來(lái)單獨(dú)與每一列的存儲(chǔ)單元相對(duì)應(yīng)。
[0077]圖案化金屬層的設(shè)計(jì)
[0078]根據(jù)上述第一至第三實(shí)施例，圖案化金屬層(為電性連接存儲(chǔ)單元和相應(yīng)位線的目的)包括多個(gè)金屬部18，各具有一長(zhǎng)方形截面區(qū)域。如圖2?圖4所示，金屬部18 (即長(zhǎng)方形的第一部)是部分地遮蓋對(duì)應(yīng)的串行接觸17。然而本發(fā)明并不以此為限。每個(gè)金屬部18亦可包括第一部和第二部以全面地遮蓋對(duì)應(yīng)的串行接觸17。金屬部18的其中兩種設(shè)計(jì)是參照?qǐng)D示說(shuō)明如下。但本發(fā)明亦不僅限于此兩種設(shè)計(jì)態(tài)樣。
[0079]圖6A是繪示本發(fā)明一實(shí)施例的一種矩陣陣列存儲(chǔ)單元中，金屬部的排列與設(shè)計(jì)是部分地遮蓋對(duì)應(yīng)的串行接觸的示意圖。圖6B是繪示本發(fā)明另一實(shí)施例的一種矩陣陣列存儲(chǔ)單元中，金屬部的排列與設(shè)計(jì)是完全遮蓋對(duì)應(yīng)的串行接觸的示意圖。
[0080]如圖6A和圖6B所示，于同一列的這些存儲(chǔ)單元，其相鄰的金屬部18是相互錯(cuò)開(kāi)地設(shè)置。例如，位于第一行和第三行的金屬部18是位于對(duì)應(yīng)的存儲(chǔ)單元的上方部分，而位于第二行和第四行的金屬部18是位于對(duì)應(yīng)的存儲(chǔ)單元的下方部分。再者，經(jīng)過(guò)適當(dāng)設(shè)計(jì)和安排，這些金屬部18是獨(dú)立設(shè)置于對(duì)應(yīng)的存儲(chǔ)單元處而不造成空間上的相互干擾。
[0081]其中兩相鄰的存儲(chǔ)單元之間，沿著列方向的一距離被定義為一存儲(chǔ)單元X節(jié)距Px，沿著行方向的一距離被定義為一存儲(chǔ)單元I節(jié)距py。如圖6A所示的金屬部18其中之一，其部分地遮蓋對(duì)應(yīng)的存儲(chǔ)單元的串行接觸，為長(zhǎng)方形并具有分別平行于列方向(X-方向)和行方向(y_方向)的一寬度父和一長(zhǎng)度￥1，其中父>?)(，父〈2?)(，&11(1 Yl < I / 2Py。
[0082]如圖6B所示的金屬部18其中之一，其全面地遮蓋對(duì)應(yīng)的存儲(chǔ)單元的串行接觸，包括一第一部(first part) 18a 和一第二部(second part) 18b 連接第一部 18a。第一部 18a和第二部18b的形狀并不多做限制。第二部18b的形狀例如是半圓形、長(zhǎng)方形、正方形或其他不規(guī)則形狀。只要第一部18a和第二部18b組合后能全面地遮蓋對(duì)應(yīng)的串行接觸，即為可實(shí)施的態(tài)樣。因此，雖然在圖6B中是以半圓形的第二部18b為例做說(shuō)明，但只要可以遮蓋暴露于第一部18a之外的串行接觸的任何第二部18形狀，都可應(yīng)用。第一部18a和第二部18b具有一總長(zhǎng)度(overall length)Y2是平行于行方向，其中Y2>1 / 2Py。
[0083]根據(jù)上述實(shí)施例的結(jié)構(gòu)，所有的存儲(chǔ)單元可被同時(shí)讀取，而可提高操作速度。再者，實(shí)施例的三維半導(dǎo)體元件其頻帶寬度(bandwidth)擴(kuò)大，功率消耗(powerconsumpt1n)下降，且讀取存儲(chǔ)單元時(shí)相鄰存儲(chǔ)單元之間的干擾亦可減少。
[0084]蜂巢狀陣列的存儲(chǔ)單兀(Cells in a honeycomb array)
[0085]在第四、第五和第六實(shí)施例中，三維半導(dǎo)體元件中相鄰列及相鄰行的存儲(chǔ)單元是以一蜂巢狀排列。蜂巢狀排列設(shè)計(jì)可得到更高的存儲(chǔ)單元密度。再者，這些實(shí)施例中存儲(chǔ)單元的串行接觸17被直接連接至對(duì)應(yīng)的位線BLs (不需要形成如第一至第三實(shí)施例所述的金屬部18和導(dǎo)電孔19)。根據(jù)第四?第六實(shí)施例的存儲(chǔ)單元設(shè)計(jì)，不需要額外制作金屬層(如金屬部18和導(dǎo)電孔19)，頻帶寬度可輕易地加倍。
[0086]〈第四實(shí)施例〉
[0087]圖7為本發(fā)明第四實(shí)施例的三維半導(dǎo)體元件的存儲(chǔ)單元設(shè)計(jì)的上視圖。請(qǐng)同時(shí)參照?qǐng)D1的三維半導(dǎo)體元件，其繪示存儲(chǔ)器層11、選擇線12、串行15、串行接觸17和位線BL等元件。圖7中，相鄰列(如Rowl?Row4)和相鄰行(如Columnl?Column8)的存儲(chǔ)單元被排列為一蜂巢狀陣列。
[0088]根據(jù)第四實(shí)施例，同一行中相鄰的存儲(chǔ)單元被電性連接至不同的位線。以圖7的第I行(Columnl)的存儲(chǔ)單元為例，位于第I列(Rowl)和第2列(Row2)的相鄰存儲(chǔ)單元是分別電性連接至位線BLl和BL2。
[0089]再者，第四實(shí)施例中，每一條位線(如BLl?BL8)是相對(duì)應(yīng)地設(shè)置于同一行的存儲(chǔ)單元處。第四實(shí)施例中，各串行接觸17的位置是分別對(duì)應(yīng)各存儲(chǔ)單元的中心。再者，一條選擇線是與相鄰兩列的存儲(chǔ)單元相對(duì)應(yīng)。如圖7所示，選擇線SSLl是對(duì)應(yīng)相鄰的第一列(Rowl)和第二列(Row2)的存儲(chǔ)單元，而選擇線SSL2是對(duì)應(yīng)相鄰的第三列(Row3)和第四列(Row4)的存儲(chǔ)單元。
[0090]再者，第四實(shí)施例中，在同一行的存儲(chǔ)單元的串行接觸17，其相鄰的串行接觸17的中心是未對(duì)準(zhǔn)地錯(cuò)開(kāi)排列(misaligned)。以圖7的第I行(Columnl)的存儲(chǔ)單元為例，對(duì)應(yīng)第一列(Rowl)和第二列(Row2)的相鄰的串行接觸17，其是未對(duì)準(zhǔn)地錯(cuò)開(kāi)設(shè)置。
[0091]再者，對(duì)同一行的蜂巢狀陣列存儲(chǔ)單元的串行接觸17來(lái)說(shuō)，至少每相隔一個(gè)串行接觸17是沿著行方向(y_方向)排列成一直線。以圖7的第I行(Columnl)的存儲(chǔ)單元為例，對(duì)應(yīng)第一列(Rowl)和第三列(Row3)的串行接觸17是沿著行方向(y-方向)排列成一直線。
[0092]對(duì)蜂巢狀陣列的存儲(chǔ)單元而言，串行接觸17的位置除了可以如圖7所示的對(duì)應(yīng)各存儲(chǔ)單元的中心，也可以如下所述的偏移存儲(chǔ)單元的中心。
[0093]<第五實(shí)施例>
[0094]圖8為本發(fā)明第五實(shí)施例的三維半導(dǎo)體元件的存儲(chǔ)單元設(shè)計(jì)的上視圖。請(qǐng)同時(shí)參照?qǐng)D1的三維半導(dǎo)體元件，其繪示存儲(chǔ)器層11、選擇線12、串行15、串行接觸17和位線BL等元件。圖8中，相鄰列(如Rowl?Row4)和相鄰行(如Columnl?Column8)的存儲(chǔ)單元被排列為一蜂巢狀陣列。
[0095]再者，第五實(shí)施例中，串行接觸17的位置是偏移對(duì)應(yīng)存儲(chǔ)單元的中心，例如向左偏移和向右偏移。如圖8所示，對(duì)應(yīng)于同一行(例如第一行或第二行)存儲(chǔ)單元的串行接觸17,每相隔一列(例如第一列Rowl和第三列Row3,或是第二列Row2和第四列Row4)的存儲(chǔ)單元的串行接觸17是分別偏移至一左側(cè)位置(left posit1n)和一右側(cè)位置(rightposit1n)。因此，相鄰的兩位線(例如BLl和BL2)是分別沿著同一行(例如第一行)存儲(chǔ)單元的左側(cè)位置和右側(cè)位置設(shè)置。
[0096]根據(jù)第五實(shí)施例，同一行中相鄰的存儲(chǔ)單元被電性連接至不同的位線。以圖8的第I行(Columnl)的存儲(chǔ)單元為例，位于第I列(RoWl)和第2列(Row2)的相鄰存儲(chǔ)單元是分別電性連接至位線BLl和BL2。因此，第五實(shí)施例中位線(如BLl?BL16)的其中兩條位線的設(shè)置是對(duì)應(yīng)同一行的存儲(chǔ)單元。
[0097]根據(jù)第五實(shí)施例的設(shè)計(jì)，不需要額外制作金屬層(如金屬部18和導(dǎo)電孔19)，頻帶寬度可輕易地加倍。再者，相較于第四實(shí)施例，第五實(shí)施例中偏移的串行接觸17可使元件的頻帶寬度加倍。
[0098]再者，第五實(shí)施例中，在同一行的存儲(chǔ)單元的串行接觸17，其相鄰的串行接觸17的中心是未對(duì)準(zhǔn)地錯(cuò)開(kāi)排列(misaligned)。以圖8的第I行(Columnl)的存儲(chǔ)單元為例，對(duì)應(yīng)第一列(Rowl)和第二列(Row2)的相鄰的串行接觸17是未對(duì)準(zhǔn)地錯(cuò)開(kāi)設(shè)置。
[0099]再者，第五實(shí)施例中，相鄰四列(如Rowl?Row4)的存儲(chǔ)單元是經(jīng)由串行接觸17而電性連接至這些選擇線的其中一條選擇線(如SSL1)。
[0100]〈第六實(shí)施例〉
[0101]圖9為本發(fā)明第六實(shí)施例的三維半導(dǎo)體元件的存儲(chǔ)單元設(shè)計(jì)的上視圖。圖9中，相鄰列(例如Rowl?Row8)和相鄰行(例如Columnl?Column8)的存儲(chǔ)單元被排列為一蜂巢狀陣列。第六實(shí)施例中關(guān)于和第五實(shí)施例相同的元件請(qǐng)參照?qǐng)D8及其說(shuō)明。
[0102]第六實(shí)施例和第五實(shí)施例相同的元素及其特點(diǎn)，例如串行接觸17的偏移位置；同一行存儲(chǔ)單元中相鄰的串行接觸17是錯(cuò)開(kāi)設(shè)置；同一行的相鄰存儲(chǔ)單元被電性連接至不同的位線；兩條位線是對(duì)應(yīng)同一行的存儲(chǔ)單元設(shè)置，其相關(guān)敘述與細(xì)節(jié)說(shuō)明請(qǐng)參照第五實(shí)施例的說(shuō)明，在此不再贅述。
[0103]第五實(shí)施例和第六實(shí)施例的元件分別繪示排成四列和八列的存儲(chǔ)單元。類似于第五實(shí)施例，第六實(shí)施例中相鄰四列(如Rowl?Row4)的存儲(chǔ)單元被電性連接至一條選擇線；例如第一列至第四列的存儲(chǔ)單元電性連接至選擇線SSL1，第五列至第八列的存儲(chǔ)單元電性連接至選擇線SSL2。根據(jù)實(shí)施例的設(shè)計(jì)，可以利用較少數(shù)目的選擇線進(jìn)行元件譯碼(decoding),如此可簡(jiǎn)化工藝和擴(kuò)大工藝容許范圍(process window)。
[0104]再者，第六實(shí)