專利名稱：具有雙柵極氧化層的混合模擬組件電容器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)一種半導(dǎo)體組件的制造方法，特別是關(guān)于一種具有雙柵極氧化層的混合模擬組件(Mixed Mode Analog Device)電容器的制造方法。
背景技術(shù)：
在一般集成電路的架構(gòu)中，在輸出/輸入(I/O)區(qū)域中的控制組件會比在核心組件區(qū)域中的控制組件所需電壓更大，此輸出/輸入?yún)^(qū)域必須具有一較厚的柵極氧化層；所以在輸出/輸入?yún)^(qū)域中是形成有一較厚的柵極氧化層，以防止在高電壓的操作下有失效現(xiàn)象(breakdown)發(fā)生。
特別是在混和模擬組件中，雙柵極氧化層的厚度是必要的，此雙柵極氧化層的存在是因核心組件區(qū)域的晶體管需要一較低的臨界電壓，所以需要在較薄的柵極氧化層的下進(jìn)行低電壓操作，其操作電壓約在1.8至2.5伏特(V)之間；而在輸出/輸入?yún)^(qū)域的操作電壓則需要較高的電壓，其操作電壓約在3.3至5.0V之間，有些模擬產(chǎn)品甚至要求更高的操作電壓至30或50V之間，所以需要在較厚的柵極氧化層的下進(jìn)行高電壓操作。
已知在制作具有不同厚度雙柵極氧化層的混合模擬組件電容器的方法請參閱圖1(a)至圖1(f)所示。首先，如圖1(a)所示，在一已形成有淺溝渠隔離區(qū)域12的半導(dǎo)體基底10上，利用熱氧化法成長一等厚的柵極氧化層14，其上方則形成一圖案化光阻16，蝕刻去除露出的部份柵極氧化層14的后，去除該圖案化光阻16，如圖1(b)所示，露出剩余的柵極氧化層14。再于半導(dǎo)體基底10上形成一薄柵極氧化層18，如圖1(c)所示，同時于該基底10表面的柵極氧化層14亦變?yōu)檩^厚的厚柵極氧化層20。
完成厚柵極氧化層20及薄柵極氧化層18的制作后，依序形成一般晶體管結(jié)構(gòu)，如圖1(d)所示，于半導(dǎo)體基底10上形成有包含厚柵極氧化層20的柵極結(jié)構(gòu)22、包含薄柵極氧化層18的柵極結(jié)構(gòu)24、輕摻雜源/漏極區(qū)域26、柵極間隙壁28及重?fù)诫s源/漏極區(qū)域30，以及作為電容器的多晶硅下電極32，其中該柵極結(jié)構(gòu)22、24及多晶硅下電極32是同時形成者。之后，如圖1(e)所示，于半導(dǎo)體基底10上再沉積一介電質(zhì)層34，其上再沉積一多晶硅層36，利用微影蝕刻技術(shù)，去除部份多晶硅層36，僅留下位于多晶硅下電極32上方的多晶硅層36，此即作為電容器的多晶硅上電極38，如圖1(f)所示，且位于多晶硅下電極32與多晶硅上電極38之間的介電質(zhì)層34除了作為電容器的介電質(zhì)外，亦同時用來當(dāng)多晶硅下電極32與多晶硅上電極38間的絕緣隔離的用。
然而，已知的制造方法因采用光阻圖案進(jìn)行蝕刻，并具有清除光阻等的步驟，制成較為繁瑣；且由于在柵極氧化層表面會覆蓋光阻，若無經(jīng)過完善的光阻去除，將造成柵極氧化層的品質(zhì)難以掌握，再加上習(xí)知于制作厚柵極氧化層時，以熱氧化法使薄柵極氧化層變?yōu)楹駯艠O氧化層，其品質(zhì)較難控制，無法準(zhǔn)確控制厚/薄柵極氧化層的品質(zhì)，而影響組件特性。
因此，本發(fā)明是在針對上述的缺失，提出一種較佳的混合模擬組件電容器的制造方法，以改善已知者的缺失。

發(fā)明內(nèi)容
本發(fā)明的主要目的是在提供一種具有雙柵極氧化層的混合模擬組件電容器的制造方法，其是利用兩次多晶硅沉積來分別形成不同厚度的柵極氧化層與電容器的上、下電極，故具有制程簡單的優(yōu)點(diǎn)，且不需任何額外的制程步驟。
本發(fā)明的另一目的是在提供一種具有雙柵極氧化層的混合模擬組件電容器的制造方法，其是可制作出品質(zhì)更容易控制的雙柵極氧化層，以確保組件特性。
本發(fā)明的再一目的，是在提供一種具有雙柵極氧化層的混合模擬組件電容器的制造方法，其是具有較低的熱預(yù)算(thermal budget)，有利于晶體管結(jié)構(gòu)的形成。
為達(dá)到上述的目的，本發(fā)明是在一已形成溝渠隔離區(qū)域的半導(dǎo)體基底上依序形成一薄柵極氧化層、第一多晶硅層、一介電質(zhì)層及一第一圖案化光阻；再以第一圖案化光阻為屏蔽進(jìn)行蝕刻，僅留下位于淺溝渠隔離區(qū)域上方作為電容器的下電極的第一多晶硅層與介電質(zhì)層，以及在第一主動區(qū)域上的第一多晶硅層；而后去除第一圖案化光阻及去除露出的薄柵極氧化層；接著在半導(dǎo)體基底的第二主動區(qū)域表面形成一厚柵極氧化層，并于半導(dǎo)體基底上再形成一第二多晶硅層及一第二圖案化光阻；以第二圖案化光阻為屏蔽進(jìn)行蝕刻，僅留下位于厚柵極氧化層上的第二多晶硅層與介電質(zhì)層上作為電容器上電極的第二多晶硅層，而后去除該光阻；最后于半導(dǎo)體基底中依序形成輕摻雜源/漏極區(qū)域、柵極間硅壁及重?fù)诫s源/漏極區(qū)域。
以下通過具體實(shí)施例配合附圖詳加說明，當(dāng)更容易了解本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功效。


圖1(a)至圖1(f)為已知在制作混合模擬組件的各步驟結(jié)構(gòu)剖視圖。
圖2(a)至圖2(h)為本發(fā)明在制作混合模擬組件的各步驟結(jié)構(gòu)剖視圖。
具體實(shí)施例方式
本發(fā)明是在改善已知具有制程困難與門極氧化層及晶體管結(jié)構(gòu)難以控制的缺失，提出一種在制作具有雙重操作電壓的不同厚度的柵極氧化層及多晶硅電容器結(jié)構(gòu)的較佳制造方法。
本發(fā)明在制作具有不同厚度雙柵極氧化層的混合模擬組件電容器的方法請參閱圖2(a)至圖2(h)所示。首先，如圖2(a)所示，在一半導(dǎo)體基底40中是形成有數(shù)淺溝渠隔離區(qū)域(shallow trench isolation，STI)42，用以隔絕半導(dǎo)體基底40中的第一主動區(qū)域44、第二主動區(qū)域46和被動組件；其中，此第一主動區(qū)域44是為操作電壓較低的核心組件區(qū)域，而第二主動區(qū)域46則為操作電壓較高的輸出/輸入?yún)^(qū)域。
如圖2(b)所示，利用熱氧化方式，在半導(dǎo)體基底40表面上先形成一厚度相當(dāng)均勻的薄柵極氧化層48；并于薄柵極氧化層48上利用化學(xué)氣相沉積方式(CVD)沉積并摻雜形成一第一多晶硅層50；在此第一多晶硅層50表面沉積一介電質(zhì)層52，此介電質(zhì)層52即為多晶硅電容器的介電質(zhì)層；再以微影蝕刻制程，于該介電質(zhì)層52上形成一第一圖案化光阻54。其中，上述介電質(zhì)層52的材質(zhì)是選自氧化硅、氮化硅、氧化硅/氮化硅、氧化鉭、氧化鉿及氧化鋯等高介電質(zhì)材料。
接著，以第一圖案化光阻54為屏蔽(Mask)，去除裸露出的介電質(zhì)層52及其下方的第一多晶硅層50，則在淺溝渠隔離區(qū)域42上方留下的部份該第一多晶硅層50與介電質(zhì)層52是作為電容器的下電極56及介電質(zhì)層52，如圖2(c)所示，且在該第一主動區(qū)域44上亦保留具有該薄柵極氧化層48的該第一多晶硅層50，其是可作為形成晶體管結(jié)構(gòu)的用；完成后，即可去除該第一圖案化光阻54。
再利用濕蝕刻方式，去除半導(dǎo)體基底40上所有露出的薄柵極氧化層48，如圖2(d)所示，僅保留位于第一多晶硅層50與電容器下電極56下方的薄柵極氧化層48，此時第二主動區(qū)域46上的柵極氧化層48亦完成被清除干凈。然后，利用熱氧化方式，于半導(dǎo)體基底40的第二主動區(qū)域46表面再形成一厚柵極氧化層58，如圖2(e)所示，此厚柵極氧化層58是較該薄氧化層48更為厚，以用在較高操作電壓的區(qū)域。
請參閱圖2(f)所示，于半導(dǎo)體基底40上利用化學(xué)氣相沉積方式沉積并摻雜形成一第二多晶硅層60；再利用微影蝕刻制程，于半導(dǎo)體基底40上形成一第二圖案化光阻62，使其僅覆蓋在下電極56及第二主動區(qū)域46的厚柵極氧化層58上方的第二多晶硅層60上。然后，再以此第二圖案化光阻62為屏蔽，去除半導(dǎo)體基底40上裸露出的第二多晶硅層60，僅留下位于下電極56(介電質(zhì)層52)上方的第二多晶硅層60，如圖2(g)所示，此即作為電容器的上電極64，以及位于該厚柵極氧化層58(第二主動區(qū)域46)上的第二多晶硅層60；而后移除該第二圖案化光阻62。其中，該下電極56、介電質(zhì)層52及上電極64是形成一多晶硅的PIP(Poly Insulator Poly)電容器結(jié)構(gòu)。
最后，請參閱圖2(h)所示，于該半導(dǎo)體基底40中依序形成有輕摻雜源/漏極區(qū)域66、柵極間硅壁68及重?fù)诫s源/漏極區(qū)域70，至此半導(dǎo)體基底40上的晶體管結(jié)構(gòu)才于此時完成。
另外，本發(fā)明亦可在半導(dǎo)體基底的第一主動區(qū)域上先形成厚柵極氧化層后，再于第二主動區(qū)域上形成一薄柵極氧化層，此時，該第一主動區(qū)域是為操作電壓較高的輸出/輸入?yún)^(qū)域，而第二主動區(qū)域則作為操作電壓較低的核心組件區(qū)域，與前述實(shí)施例相反；其余的組件及制程步驟是與上述流程相同，故于此不再贅述。
因此，利用本發(fā)明所提出的具有不同厚度雙柵極氧化層的混合模擬組件電容器與晶體管結(jié)構(gòu)的制造方法是可歸納出下列幾項優(yōu)點(diǎn)1、本發(fā)明的制程步驟較習(xí)知的方法更為簡略。本發(fā)明不需要在柵極氧化層的表面形成光阻圖案以進(jìn)行蝕刻，亦不須清除光阻等程序，且本發(fā)明能夠以兩次多晶硅層沉積來同時形成不同厚度的雙柵極氧化層與電容器的上、下電極，所以不需任何額外的制程步驟。
2、柵極氧化層的形成方式，不論是具有薄極氧化層或厚柵極氧化層的柵極晶體管，其品質(zhì)皆更為容易控制。在已知的制程中，由于在柵極氧化層的表面曾覆蓋過光阻，若無經(jīng)過完善的光阻去除，則該柵極氧化層的品質(zhì)可能難掌握；且已知方法于制造厚柵極氧化層時，以再熱氧化的步驟使薄氧化層變成厚氧化層的品質(zhì)較難控制。
3、本發(fā)明具有較低的熱預(yù)算(thermal budget)，以利于形成晶體管結(jié)構(gòu)。依本發(fā)明進(jìn)行晶體管的源/漏極區(qū)域形成時，其電容器的上、下電極均已完成；由于電容器的介電質(zhì)及上電極均需在較高的溫度下形成，例如900℃左右，以形成多晶硅上電極。如此高的熱預(yù)算對已知方法而言，其晶體管結(jié)構(gòu)的制造難以掌控。
以上所述的實(shí)施例僅是為說明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在使熟習(xí)此項技藝的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，當(dāng)不能以之限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
1.一種具有雙柵極氧化層的混合模擬組件電容器的制造方法，其特征是包括下列步驟提供一半導(dǎo)體基底，其是已形成數(shù)淺溝渠隔離區(qū)域，并將該半導(dǎo)體基底隔離為第一主動區(qū)域及第二主動區(qū)域；在該半導(dǎo)體基底表面依序形成一薄柵極氧化層、第一多晶硅層、一介電質(zhì)層及一第一圖案化光阻；以該第一圖案化光阻為屏蔽，去除露出的該介電質(zhì)層及該第一多晶硅層，則在該淺溝渠隔離區(qū)域上方留下的該第一多晶硅層與介電質(zhì)層是作為電容器的下電極，且在該第一主動區(qū)域上亦保留具有該薄柵極氧化層的該第一多晶硅層，隨后去除該第一圖案化光阻；去除露出的該薄柵極氧化層；在該半導(dǎo)體基底的第二主動區(qū)域表面形成一厚柵極氧化層；再于該半導(dǎo)體基底上先后形成一第二多晶硅層及一第二圖案化光阻；以該第二圖案化光阻為屏蔽，去除露出的該第二多晶硅層，僅留下位于該介電質(zhì)層及該厚柵極氧化層上的第二多晶硅層，且該介電質(zhì)層上的第二多晶硅層是作為電容器的上電極，而后移除該第二圖案化光阻；以及最后于該半導(dǎo)體基底中依序形成輕摻雜源/漏極區(qū)域、柵極間硅壁及重?fù)诫s源/漏極區(qū)域。
2.根據(jù)權(quán)利要求1所述的制造方法，其特征是該薄柵極氧化層及該厚柵極氧化層是利用熱氧化方式沉積形成。
3.根據(jù)權(quán)利要求1所述的制造方法，其特征是該第一多晶硅層及該第二多晶硅層是利用化學(xué)氣相沉積方式沉積并摻雜而形成。
4.根據(jù)權(quán)利要求1所述的制造方法，其特征是該第一圖案化光阻及該第二圖案化光阻是以微影蝕刻制程所形成。
5.根據(jù)權(quán)利要求1所述的制造方法，其特征是該介電質(zhì)層的材質(zhì)是選自氧化硅、氮化硅、氧化硅/氮化硅、氧化鉭、氧化鉿及氧化鋯等高介電質(zhì)材料。
6.根據(jù)權(quán)利要求1所述的制造方法，其特征是在去除露出的該薄柵極氧化層的步驟是利用濕蝕刻方式完成。
7.根據(jù)權(quán)利要求1所述的制造方法，其特征是該第一主動區(qū)域是為操作電壓較低的核心組件區(qū)域。
8.根據(jù)權(quán)利要求1所述的制造方法，其特征是該第二主動區(qū)域是為操作電壓較高的輸出/輸入?yún)^(qū)域。
9.一種具有雙柵極氧化層的混合模擬組件電容器的制造方法，其特征是包括下列步驟提供一半導(dǎo)體基底，其是已形成數(shù)淺溝渠隔離區(qū)域，并將該半導(dǎo)體基底隔離為第一主動區(qū)域及第二主動區(qū)域；在該半導(dǎo)體基底表面依序形成一厚柵極氧化層、第一多晶硅層、一介電質(zhì)層及一第一圖案化光阻；以該第一圖案化光阻為屏蔽，去除露出的該介電質(zhì)層及該第一多晶硅層，則在該淺溝渠隔離區(qū)域上方留下的該第一多晶硅層與介電質(zhì)層是作為電容器的下電極，且在該第一主動區(qū)域上亦保留具有該厚柵極氧化層的該第一多晶硅層，隨后去除該第一圖案化光阻；去除露出的該厚柵極氧化層；在該半導(dǎo)體基底的第二主動區(qū)域表面形成一薄柵極氧化層；再于該半導(dǎo)體基底上先后形成一第二多晶硅層及一第二圖案化光阻；以該第二圖案化光阻為屏蔽，去除露出的該第二多晶硅層，僅留下位于該介電質(zhì)層及該薄柵極氧化層上的第二多晶硅層，且該介電質(zhì)層上的第二多晶硅層是作為電容器的上電極，而后移除該第二圖案化光阻；以及最后于該半導(dǎo)體基底中依序形成輕摻雜源/漏極區(qū)域、柵極間硅壁及重?fù)诫s源/漏極區(qū)域。
10.根據(jù)權(quán)利要求9所述的制造方法，其特征是該薄柵極氧化層及該厚柵極氧化層是利用熱氧化方式沉積形成者。
11.根據(jù)權(quán)利要求9所述的制造方法，其特征是該第一多晶硅層及該第二多晶硅層是利用化學(xué)氣相沉積方式沉積并摻雜而形成者。
12.根據(jù)權(quán)利要求9所述的制造方法，其特征是該第一圖案化光阻及該第二圖案化光阻是以微影蝕刻制程所形成者。
13.根據(jù)權(quán)利要求9所述的制造方法，其特征是該介電質(zhì)層的材質(zhì)是選自氧化硅、氮化硅、氧化硅/氮化硅、氧化鉭、氧化鉿及氧化鋯等高介電質(zhì)材料。
14.根據(jù)權(quán)利要求9所述的制造方法，其中在去除露出的該薄柵極氧化層的步驟是利用濕蝕刻方式完成者。
15.根據(jù)權(quán)利要求9所述的制造方法，其特征是該第一主動區(qū)域是為操作電壓較高的輸出/輸入?yún)^(qū)域。
16.根據(jù)權(quán)利要求9所述的制造方法，其特征是該第二主動區(qū)域是為操作電壓較低的核心組件區(qū)域。
全文摘要
本發(fā)明公開一種具有雙柵極氧化層的混合模擬組件電容器的制造方法，其是在一半導(dǎo)體基底中先形成有淺溝渠隔離結(jié)構(gòu)，然后再以兩次多晶硅層沉積來同時形成不同厚度的雙柵極氧化層與電容器的上、下電極；于形成電容器結(jié)構(gòu)的后，接著在半導(dǎo)體基底中依序形成輕摻雜源/漏極區(qū)域、柵極間硅壁及重?fù)诫s源/漏極區(qū)域，以完成晶體管結(jié)構(gòu)的制作。本發(fā)明具有制程簡單，且不需任何額外制程步驟的優(yōu)點(diǎn)，并可制作出品質(zhì)更容易控制的雙柵極氧化層，以確保組件特性。
文檔編號H01L21/70GK1485899SQ0214307
公開日2004年3月31日 申請日期2002年9月27日 優(yōu)先權(quán)日2002年9月27日
發(fā)明者高榮正 申請人:上海宏力半導(dǎo)體制造有限公司