專利名稱：具有低接觸電阻的半導(dǎo)體設(shè)備及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種半導(dǎo)體技術(shù)，更具體地，是關(guān)于一種具有低接觸電阻的半導(dǎo)體設(shè)備及其制造方法。
背景技術(shù)：
由于半導(dǎo)體設(shè)備的高度集成化，半導(dǎo)體設(shè)備的尺寸變得更小。因此，就動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)裝置而言，大規(guī)模的集成及縮小的尺寸已經(jīng)對(duì)單元晶體管(cell transistor)的接觸區(qū)造成極大的影響。換句話說，由于半導(dǎo)體設(shè)備被高度集成化和小型化，接觸區(qū)的面積也被縮??；但是，這種縮小的面積導(dǎo)致接觸電阻的增加及驅(qū)動(dòng)電流的減少，由此進(jìn)一步造成半導(dǎo)體設(shè)備的退化，例如，刷新(refresh)特性及寫恢復(fù)特性(tWR)等的退化。
因此，為了減小接觸電阻和提高驅(qū)動(dòng)電流，在襯底的結(jié)區(qū)被摻入高濃度的摻雜劑，或是將普遍用于多晶硅層內(nèi)用于接觸的摻雜劑磷(P)的濃度提高。但是，這些方法的缺點(diǎn)是漏電流增加且刷新特性(tREF)及數(shù)據(jù)保留時(shí)間均將降低。
上述多晶硅層是在批次型爐內(nèi)使用硅烷(SiH4)/磷化氫(PH3)氣體在約500℃至約600℃的溫度范圍內(nèi)沉積而成。此時(shí)，磷的摻雜濃度范圍是0.1×1020原子/cm3到3.0×1020原子/cm3。再者，即使多晶硅層的沉積是在大氣壓力下使用氮?dú)庾鳛閮艋瘹怏w進(jìn)行的，但是由于所產(chǎn)生的氧的濃度有若干ppm，故在多晶硅層及襯底間的界面形成一個(gè)薄的氧化物層。這種薄氧化物層是增加接觸電阻的原因之一，多晶硅層具有很高的接觸電阻。結(jié)果，隨著半導(dǎo)體設(shè)備被高度集成化，上述使用多晶硅層形成接觸的方法對(duì)于改善接觸電阻及裝置特性具有局限性。
因此，一種用于克服上述問題及局限性的方法是使用單一型化學(xué)氣相沉積(CVD)設(shè)備形成一外延硅層。一個(gè)代表性的方法是選擇外延生長(SEG)法，是從暴露的襯底選擇地生長外延硅層。雖然使用SEG法能夠獲得具有所需厚度的高質(zhì)量的外延硅層，但是SEG法須在850℃的高溫作氫烘(hydrogen bake)并在800℃溫度為生長該外延硅層進(jìn)行高溫?zé)崽幚怼Ｒ虼撕茈y將SEG法應(yīng)用到半導(dǎo)體設(shè)備的制造工藝。
圖1為半導(dǎo)體襯底結(jié)構(gòu)圖，其中接觸塞是利用多晶硅層或外延硅層形成。此處，參考數(shù)字101、102、103、104、及105分別為硅襯底、柵極結(jié)構(gòu)、結(jié)區(qū)、絕緣層、及摻雜質(zhì)的多晶硅層或摻雜質(zhì)的外延硅層。
近來，使用固相外延(SPE)法形成外延硅結(jié)構(gòu)的方法成為一種焦點(diǎn)提案，可用以克服多晶硅層產(chǎn)生的問題和使用SEG法的上述局限性。SPE法最近成為焦點(diǎn)的理由是使在低溫下形成具有低摻雜濃度的外延硅結(jié)構(gòu)成為可能。再者，使用低摻雜濃度即可完成SPE法。
依照SPE法，在約500℃至約650℃的溫度范圍下使用SiH4/PH3氣體摻雜相對(duì)低濃度的磷，即可形成非晶硅層。特別的是，磷的濃度范圍為1×1019原子/cm3至1×1020原子/cm3。在SPE法實(shí)施中，外延硅層是形成在底部而非晶硅層形成在外延硅層上。
之后，在約550℃至約650℃的溫度范圍下，于一氮?dú)猸h(huán)境中實(shí)行約30分鐘至10小時(shí)的熱處理。經(jīng)此熱處理，外延硅層從襯底的界面再生長至接觸的上方區(qū)域，因而，SPE乃引用于此一再生長的外延硅層。
如上所述，多晶硅層用作接觸材料時(shí)，磷的摻入濃度須大于1×1020原子/cm3以減小接觸電阻。但是，仍有刷新特性降低的問題。由于外延硅層改善了界面特性，所以即使施加低濃度的磷，也可保持相當(dāng)?shù)偷慕佑|電阻。
但是，亞-100nm半導(dǎo)體技術(shù)中的大規(guī)模集成需要保持更低的接觸電阻。由于外延硅的電阻率約為1×10-3mΩ-cm且很難獲得低于該值的電阻率，因此外延硅層對(duì)于克服電阻仍有其局限性。從而，如果將外延硅層應(yīng)用于亞-100nm或下一代半導(dǎo)體技術(shù)中，需開發(fā)一種用以形成接觸塞的工藝，其中該接觸塞的接觸電阻比使用外延硅層的接觸電阻必須低得多。還有必須保證半導(dǎo)體設(shè)備的可靠性及產(chǎn)能。

發(fā)明內(nèi)容
因此本發(fā)明的目的是提供一種具有低接觸電阻，足以獲得超高集成化半導(dǎo)體設(shè)備的電特性的半導(dǎo)體設(shè)備及其制造方法。
依據(jù)本發(fā)明的一個(gè)方面，提供一種半導(dǎo)體設(shè)備，包括具有接觸孔以暴露其預(yù)定部分的襯底結(jié)構(gòu)；及形成在該接觸孔上的接觸塞，其中接觸塞具有填充部分接觸孔的外延硅層及填充接觸孔剩余部分的形成在外延硅層上的金屬層。
依據(jù)本發(fā)明的另一個(gè)方面，提供一種用于制造半導(dǎo)體設(shè)備的方法，包括以下步驟暴露襯底結(jié)構(gòu)的一部分以形成接觸孔；及在接觸孔上順序地形成外延硅層及金屬層，由此獲得一接觸塞。


本發(fā)明的上述及其它目的和特色將通過下述優(yōu)選實(shí)施例的描述并結(jié)合附圖而更容易理解，其中圖1為一半導(dǎo)體襯底結(jié)構(gòu)圖，其中，利用多晶硅和外延硅兩者之一形成一傳統(tǒng)的接觸塞。
圖2為半導(dǎo)體襯底結(jié)構(gòu)圖，其中，依據(jù)本發(fā)明的一優(yōu)選實(shí)施例形成一接觸塞。
圖3A到3D為剖面圖，用以示出依據(jù)本發(fā)明優(yōu)選實(shí)施例形成接觸塞的方法。
具體實(shí)施例方式
下面將參考附圖詳細(xì)說明依據(jù)本發(fā)明優(yōu)選實(shí)施例的具有低接觸電阻的半導(dǎo)體設(shè)備及其制造方法。
在以下本發(fā)明的優(yōu)選實(shí)施例中，除了使用外延硅以獲得較低的接觸電阻外，建議另外使用金屬作為接觸塞的材料。如眾所周知，因?yàn)榻饘俚碾娮杪实陀诠杓s1000倍，故使用金屬作為接觸塞的材料就接觸電阻而言是有利的。另外，由于沒有摻雜劑從接觸塞向結(jié)區(qū)擴(kuò)散，故有可能排除摻雜劑對(duì)刷新特性的影響。此外，當(dāng)金屬原子直接接觸外延硅時(shí)發(fā)生的那些污染及深階雜質(zhì)等問題，可通過使用硅化物處理以引起所使用的金屬與生長有一預(yù)定厚度的外延硅層反應(yīng)而解決。之后，將對(duì)此種接觸塞的特殊結(jié)構(gòu)詳細(xì)描述。
圖2為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)裝置的一部分圖示，其中接觸塞是依本發(fā)明的一優(yōu)選實(shí)施例形成的。
如圖所示，包含多個(gè)柵極結(jié)構(gòu)202及一結(jié)區(qū)203的多個(gè)晶體管形成在一硅襯底201上，接觸塞220形成在設(shè)置于接觸孔100之間的結(jié)區(qū)203上，所述接觸孔100是通過蝕刻圍繞在所述柵極結(jié)構(gòu)202周圍的絕緣層204的一預(yù)定部分所形成的。
具體而言，接觸塞220包括形成在襯底201上并填充入接觸孔100一部分的一外延硅層205A；薄薄地形成在外延硅層205A上及接觸孔100側(cè)壁上的一金屬硅化物層206A及一阻擋金屬層207；以及形成在阻擋金屬層207上并填充入接觸孔100內(nèi)其余部分的一金屬層208。特別地，金屬硅化物層206A是對(duì)一原始沉積的金屬層施加熱處理而獲得的，所述金屬層基于從包括鈦(Ti)、鈷(Co)及鎳(Ni)的組中選擇的材料。亦即，金屬硅化物層206A可為硅化鈦(TiSi2)層、硅化鈷(CoSi2)層及硅化鎳(NiSi)層三者中的一個(gè)。阻擋金屬層207是以例如氮化鈦(TiN)或氮化鎢(WN)的材料制成。金屬層208則由鎢(W)制成。
特別地，外延硅層205A采用固相外延(SPE)法形成而不經(jīng)過熱處理。此時(shí)，外延硅層205A的磷(P)或砷(As)的摻雜濃度范圍從約1×1018原子/cm3至約1×1021原子/cm3之間，且其電阻率約為1×10-3mΩ-cm。與多晶硅相比，外延硅層205A在相對(duì)低的摻雜濃度下具有較低的電阻率值。另外，金屬硅化物層206A、阻擋金屬層207及金屬層208的電阻率值均較外延硅層205A為低。因此，依本發(fā)明獲得的接觸塞的電阻率比傳統(tǒng)接觸塞低。
圖3A～3D為剖面圖，用以說明形成依本發(fā)明優(yōu)選實(shí)施例的接觸塞的方法。此處，相同的參考數(shù)字用于圖2中的相同配置元件。
如圖3A所示，通過在襯底201上形成柵極結(jié)構(gòu)202，且之后，在柵極結(jié)構(gòu)202間設(shè)置的襯底201的一部分中形成一結(jié)區(qū)203而形成多個(gè)晶體管。在形成所述晶體管的過程中并在晶體管形成后形成覆蓋每個(gè)柵極結(jié)構(gòu)202底部、上部、及側(cè)壁的絕緣層204。盡管所舉例的絕緣層204為一層，但絕緣層204通過包括柵極絕緣層、掩模絕緣層及間隔絕緣層而多層化。之后，將絕緣層204的一部分露出以形成一接觸孔100，其被填充有塞材料。
如圖3B所示，利用固相外延(SPE)法在約500℃～約700℃的范圍中使用硅烷(SiH4)/磷化氫(PH3)的氣體形成外延硅結(jié)構(gòu)205。再者，在一化學(xué)氣相沉積(CVD)裝置中執(zhí)行SPE法。以下，采用SPE法獲取的外延硅結(jié)構(gòu)被稱為SPE-硅結(jié)構(gòu)。不經(jīng)過熱處理的SPE-硅結(jié)構(gòu)205包括形成在襯底201的界面，例如結(jié)區(qū)203上的外延硅層205A；及形成在外延硅層205A上的一非晶硅層205B。此時(shí)，SPE-硅結(jié)構(gòu)205A被攙雜了濃度范圍從約1×1018原子/cm3～約1×1021原子/cm3的磷(P)或砷(As)。
如上述，在傳統(tǒng)的方法中，襯底的界面上最先所形成的外延硅層，通過在約550℃～約650℃的溫度范圍內(nèi)施行熱處理方式約30分鐘至約10小時(shí)的時(shí)間，被引發(fā)向非晶硅層再生長，此種外延硅層的再生長的結(jié)果是使得接觸孔被填充外延硅層。
但是，除了使外延硅層205A再生長以填充接觸孔100之外，本發(fā)明提供另外一種填充接觸孔100的方法，亦即，依本發(fā)明，是將非晶硅層205B從SPE-硅結(jié)構(gòu)205除去，且之后，在外延硅層205A上順序地形金屬硅化物層、阻擋金屬層及金屬層，從而填充接觸孔100。如圖3C所示，將提供對(duì)接觸孔掩埋的詳細(xì)說明。
如圖3C所示，通過執(zhí)行濕式蝕刻處理和/或干式蝕刻處理將非晶硅層205B去除，之后，在外延的硅層205A上依次形成第一金屬層206、第二金屬層207及第三金屬層208。此處，第一金屬層是基于從包括Ti、Co、及Ni的組中選擇的材料。作為阻擋金屬層的第二金屬層207，由TiN及WN制成，而第三金屬層則以W制成。
如圖3D所示，執(zhí)行回蝕刻處理或化學(xué)機(jī)械拋光(CMP)處理，直到第一金屬層206、第二金屬層207及第三金屬層208保留于接觸孔100內(nèi)為止。此處，在后續(xù)的熱處理之后，第一金屬層206成為一金屬硅化物層206A，亦即，第一金屬層206成為TiSi2、CoSi2或NiSi層。
在使用SPE法之前，在襯底201的暴露部分，即襯底201的結(jié)區(qū)203上優(yōu)選執(zhí)行一種異位(ex-situ)濕清潔(wet cleaning)和/或干清潔處理，以使外延硅層205A由自襯底201作良好的生長。濕清潔處理使用氟化氫(HF)的清潔化學(xué)制品，對(duì)于干清潔處理，可使用應(yīng)用氫(H2)氣或氫(H2)與氮?dú)?N2)的混合氣體的等離子體處理過程。濕清潔處理及等離子體處理過程是在約室溫～400℃的溫度范圍內(nèi)執(zhí)行的。
而且，在實(shí)施異位的濕洗或干清潔處理之后，可使用氫基氣體對(duì)置入CVD裝置中的結(jié)果得到的襯底結(jié)構(gòu)進(jìn)行熱處理。此時(shí)，此種熱處理過程被作為一種原位清潔處理執(zhí)行，且亦可被省略。亦即，無論是否執(zhí)行熱處理過程，均可獲得SPE-硅結(jié)構(gòu)205。
另外，在從約500℃～約700℃的溫度范圍內(nèi)形成SPE-硅結(jié)構(gòu)205后，亦可在從約550℃～約650℃的溫度范圍內(nèi)在氮環(huán)境中施行熱處理過程約30分鐘～約10小時(shí)的時(shí)間，使外延硅層205A再生長。
將非晶硅層205B去除后，在形成第一～第三金屬層206、207與208之前，可濕洗和/或干清潔處理對(duì)外延的硅層205A作預(yù)處理。
特別的是，其上形成有SPE-硅結(jié)構(gòu)205的CVD裝置的各種范例，均為一種低壓(LP)CVD裝置、非常低壓(VLP)CVD裝置、等離子體增強(qiáng)(DE)CVD裝置、超高真空(UHV)CVD裝置、快熱(RT)CVD裝置、大氣壓(AP)CVD裝置、及分子束外延(MBE)。第一～第三金屬層206～208可形成于上述所列出中的CVD裝置及一物理氣相沉積(PVD)裝置中之一。此外，SPE-硅結(jié)構(gòu)205被摻雜以磷或砷。
依本優(yōu)選實(shí)施例，具有第一～第三金屬層、及不執(zhí)行用于外延層再生長的熱處理過程所獲得的SPE-硅結(jié)構(gòu)的接觸孔的掩埋(burial)，具有降低接觸塞的電阻率的效果。同樣的，由于在外延硅層保留于接觸孔內(nèi)的同時(shí)將非晶硅層去除，故不須施行后續(xù)在約550℃～約650℃溫度范圍中用以令外延層再生長的熱處理過程。結(jié)果，可以獲得簡(jiǎn)化的處理以及熱預(yù)算的減少。另外，還有一種功效為，依本發(fā)明所形成的接觸塞具有低的接觸電阻，故可提高半導(dǎo)體設(shè)備的可靠性與產(chǎn)出。
本申請(qǐng)包括涉及2004年6月9日向韓國專利局所提交的第KR42309號(hào)韓國專利申請(qǐng)的主題，這里參考引用其全部內(nèi)容。
此外，上面已經(jīng)描述了本發(fā)明的若干特定實(shí)施例，很明顯，對(duì)本專業(yè)技術(shù)人員而言，在不脫離如權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可對(duì)本發(fā)明進(jìn)行多種變化或修飾。
主要元件符號(hào)說明100接觸孔101硅襯底102柵極結(jié)構(gòu)103結(jié)區(qū)104絕緣層105摻有雜質(zhì)的硅層201硅襯底202柵極結(jié)構(gòu)203結(jié)區(qū)204絕緣層205SPE-硅結(jié)構(gòu)206第一金屬層207阻擋金屬層208金屬層220接觸塞
權(quán)利要求
1.一種半導(dǎo)體設(shè)備，包括一襯底結(jié)構(gòu)，其具有一接觸孔以暴露其一預(yù)定的部分；及一在該接觸孔上形成的接觸塞，其中該接觸塞具有填充于該接觸孔一部分中的一外延硅層，及通過填充所述金屬孔的剩余部分形成于該外延硅層上的一金屬層。
2.如權(quán)利要求1的半導(dǎo)體設(shè)備，其中該外延硅層是一初始外延硅結(jié)構(gòu)的一組成部分，該初始外延硅結(jié)構(gòu)是通過在不伴隨熱處理的情況下執(zhí)行固相外延方法獲得的。
3.如權(quán)利要求2的半導(dǎo)體設(shè)備，其中該初始外延硅結(jié)構(gòu)包括所述外延硅層及一非晶硅層。
4.如權(quán)利要求2的半導(dǎo)體設(shè)備，其中該初始外延的硅結(jié)構(gòu)是在范圍從約500℃至約700℃的溫度下使用硅烷(SiH4)/磷化氫(PH3)形成的。
5.如權(quán)利要求2的半導(dǎo)體設(shè)備，其中該外延的硅層被摻雜濃度范圍從約1×1018原子/cm3至約1×1021原子/cm3的磷(P)及砷(As)中的一種。
6.如權(quán)利要求2的半導(dǎo)體設(shè)備，其中該初始外延的硅結(jié)構(gòu)的獲得與使用一種氫基氣體并在初始外延硅結(jié)構(gòu)形成之前被原位應(yīng)用的熱處理無關(guān)。
7.如權(quán)利要求2的半導(dǎo)體設(shè)備，其中在初始外延硅結(jié)構(gòu)形成之后，可任選地執(zhí)行用于再生長外延硅層的熱處理。
8.如權(quán)利要求1的半導(dǎo)體設(shè)備，還包括在該外延硅層及該金屬層間順序地形成一金屬硅化物層及一阻擋金屬層。
9.如權(quán)利要求1的半導(dǎo)體設(shè)備，其中該金屬層包括鎢。
10.如權(quán)利要求8的半導(dǎo)體設(shè)備，其中該金屬硅化物層是基于從包括硅化鈦(TiSi2)、硅化鈷(CoSi2)及硅化鎳(NiSi)的組中選擇的材料。
11.如權(quán)利要求8的半導(dǎo)體設(shè)備，其中該阻擋金屬層是基于從氮化鈦(TiN)及氮化鎢(WN)中選擇的一種材料。
12.如權(quán)利要求1的半導(dǎo)體設(shè)備，其中該襯底結(jié)構(gòu)包括形成在一襯底上的多個(gè)柵極結(jié)構(gòu)；形成在設(shè)置于所述柵極結(jié)構(gòu)間的該襯底的若干部分上的多個(gè)結(jié)區(qū)；及覆蓋該柵極結(jié)構(gòu)的一絕緣層。
13.如權(quán)利要求11的半導(dǎo)體設(shè)備，其中該接觸孔暴露一單元區(qū)中的晶體管的結(jié)區(qū)。
14.一種用以制造一半導(dǎo)體設(shè)備的方法，包括以下步驟暴露襯底結(jié)構(gòu)的一部分，由此形成一接觸孔；及在該接觸孔上順序地形成一外延硅層及一金屬層，由此獲得一接觸塞。
15.如權(quán)利要求14的方法，其中形成該接觸塞的步驟包括以下步驟通過執(zhí)行一種固相外延(SPE)方法在接觸孔上形成含有所述外延硅層及一非晶硅層的一外延硅結(jié)構(gòu)；去除所述非晶硅層；及在所述外延硅層上形成所述金屬層。
16.如權(quán)利要求15的方法，其中，形成所述外延硅結(jié)構(gòu)的步驟是在范圍從約500℃至約700℃的溫度下使用SiH4/PH3氣體進(jìn)行的。
17.如權(quán)利要求15的方法，其中該外延的硅結(jié)構(gòu)摻雜有磷及砷兩者之一，其包括的濃度范圍在約1×1018原子/cm3至1×1021原子/cm3之間。
18.如權(quán)利要求15的方法，其中，形成接觸塞的步驟進(jìn)一步包括在形成外延硅結(jié)構(gòu)的步驟后，執(zhí)行熱處理用于再生長該外延硅層的步驟。
19.如權(quán)利要求14的方法，進(jìn)一步包括以下步驟在外延硅層及金屬層之間順序地形成一金屬硅化物層及一阻擋金屬層。
20.如權(quán)利要求14的方法，其中形成金屬層的步驟包括以下步驟在該外延硅層上順序地形成所述金屬硅化物層及阻擋金屬層；在該阻擋金屬層上形成所述金屬層；及執(zhí)行回蝕刻處理及化學(xué)機(jī)械拋光處理中的一種處理，直到所述金屬硅化物層、阻擋金屬層、及金屬層保留在接觸孔的內(nèi)部為止。
21.如權(quán)利要求20的方法，其中該金屬硅化物層基于從包含TiSi2、CoSi2及NiSi的組中選擇的材料。
22.如權(quán)利要求20的方法，其中該阻擋金屬層包括從TiN及WN中選擇的一種材料。
23.如權(quán)利要求20的方法，其中該金屬層包括鎢。
24.如權(quán)利要求15的方法，其中，形成該接觸塞的步驟進(jìn)一步包括以下步驟在通過執(zhí)行SPE法形成外延硅結(jié)構(gòu)前，使用濕清潔處理和干清潔處理之一對(duì)襯底結(jié)構(gòu)的暴露部分實(shí)施清潔。
25.如權(quán)利要求15的方法，其中，形成接觸塞的步驟進(jìn)一步包括以下步驟在執(zhí)行SPE法形成外延硅結(jié)構(gòu)前，使用濕清潔處理和干清潔處理對(duì)襯底結(jié)構(gòu)的暴露部分實(shí)施清潔。
26.如權(quán)利要求15的方法，其中，形成接觸塞的步驟進(jìn)一步包括以下步驟在形成金屬層前，對(duì)去除非晶硅層后所暴露的外延硅層執(zhí)行濕清潔處理和干清潔處理中的一種處理。
27.如權(quán)利要求15的方法，其中，形成接觸塞的步驟進(jìn)一步包括以下步驟在形成金屬層前，對(duì)去除非晶硅層后所暴露的外延硅層執(zhí)行濕清潔處理和干清潔處理。
28.如權(quán)利要求15的方法，其中，形成接觸塞的步驟進(jìn)一步包括以下步驟在執(zhí)行外延硅層前，使用氫基氣體執(zhí)行原位熱處理。
29.如權(quán)利要求14的方法，其中，在形成該接觸孔的步驟，該襯底結(jié)構(gòu)是通過以下步驟而準(zhǔn)備的在一襯底上形成多個(gè)柵極結(jié)構(gòu)；在設(shè)置于柵極結(jié)構(gòu)之間的襯底的若干部分上形成多個(gè)結(jié)區(qū)；在柵極結(jié)構(gòu)及襯底上形成一絕緣層；及蝕刻該絕緣層，以圍繞所述柵極結(jié)構(gòu)。
全文摘要
本發(fā)明關(guān)于一種具有低接觸電阻的半導(dǎo)體設(shè)備及其制造方法。所述半導(dǎo)體設(shè)備包括一襯底結(jié)構(gòu)，其具有一接觸孔以暴露其預(yù)定的部分；及一形成于該接觸孔上的接觸塞，其中所述接觸塞具有填充于接觸孔一部分中的外延硅層，及填充于接觸孔其余部分中并形成于外延硅層上的金屬層。用以制造該半導(dǎo)體設(shè)備的方法包括以下步驟暴露一襯底結(jié)構(gòu)的一部分，由此形成一接觸孔；及在接觸孔上順序地形成一外延硅層及一金屬層，從而獲得接觸塞。
文檔編號(hào)H01L21/8242GK1707756SQ200510002339
公開日2005年12月14日 申請(qǐng)日期2005年1月17日 優(yōu)先權(quán)日2004年6月9日
發(fā)明者安臺(tái)恒 申請(qǐng)人:海力士半導(dǎo)體有限公司