專利名稱：形成絕緣膜的方法和制造半導體器件的方法
技術領域：
本發(fā)明涉及形成在半導體器件中使用的絕緣膜的方法，以及制造 半導體器件的方法。
背景技術：
以氧化鉭(被稱為Ta205)為代表的高介電常數(shù)膜優(yōu)選作為用于動 態(tài)隨機存取存儲器(被稱為DRAM)等中的下一代柵氧膜的材料。此 外，可以知道金屬絕緣體金屬(被稱為MIM)去耦電容器被整合在半 導體芯片中，作為對隨著互補金屬氧化物半導體(被稱為CMOS)器 件的改進出現(xiàn)的各種問題的一種解決方案。這可以有效地消除供給芯 片的瞬態(tài)電壓。在90nm工藝和后續(xù)的工藝中，從有效頻率和瞬間需求 功率的角度看，片上電容的有效性在一直增加。較高的介電常數(shù)使得MIM去耦電容器中使用的電容絕緣膜更有 用。作為具有高介電常數(shù)的材料，可使用Ta20s、 Zr02、 Hf02等。典型 的制造工藝的示例包括化學汽相沉淀(被稱為CVD)工藝、原子層沉 淀(被稱為ALD)工藝、02等離子氧化工藝、干法02熱氧化工藝等。 上面的所有工藝中，干法02熱氧化工藝的優(yōu)點在于其技術簡單，且器 件相對便宜。例如，在日本未審專利公開No.H08-293494中公開一種已知的形 成Ta20s的方法。同一文件公開了，通過反應直流(被稱為DC)濺射 工藝或CVD工藝形成的TaO。.8在300到600攝氏度的溫度范圍經(jīng)干法
02氧化形成了 Ta205。除了日本未審專利公開No.H08-293494之外，日本未審專利公開 No.H05-136342可作為與本發(fā)明相關的現(xiàn)有技術文件的示例。發(fā)明內(nèi)容然而，本發(fā)明人已經(jīng)意識到，在前面所述的形成方法中，由于干 法02氧化在300到600攝氏度的溫度范圍執(zhí)行，某種程度上改進了泄 漏性能；但是，存在反應速率較低的問題。這導致氧化鉭膜的形成時 間增加，從而導致具有該膜的半導體器件的制造時間增加。在一個實施例中，提供了一種形成在半導體器件中使用的絕緣膜 的方法，包括通過濕法氧化工藝在200到400攝氏度的溫度范圍執(zhí) 行對氮化鉭膜的熱氧化，由此形成氧化鉭膜作為絕緣膜。在該方法中，在200到400攝氏度的溫度范圍對氮化鉭膜執(zhí)行濕 法氧化以形成氧化鉭膜。這可以有效提高在相對低的溫度使用氮化鉭 膜形成氧化鉭膜的反應速率，后面將詳細說明。另外，在另一實施例中，提供了一種制造半導體器件的方法，包 括使用上述形成絕緣膜的方法形成氧化鉭膜。根據(jù)本發(fā)明，可以實施形成絕緣膜的方法和制造半導體器件的方 法，兩者都可以短時間獲得氧化鉭膜。


從下面結(jié)合附圖的某些優(yōu)選實施例的說明中，可以更清楚地理解 本發(fā)明的上述和其他目的、優(yōu)點和特征，其中圖1是示出根據(jù)本發(fā)明的一個實施例的制造半導體器件的方法的工藝過程圖2是示出根據(jù)本發(fā)明的一個實施例的制造該半導體器件的方法 的工藝過程圖；圖3是示出根據(jù)本發(fā)明的一個實施例的制造半該導體器件的方法 的工藝過程圖；以及圖4是通過XRD獲得的散射光譜圖，其是在氮化鉭上形成的鉭膜 上測量的。
具體實施方式
現(xiàn)在將參考示例實施例在這里描述本發(fā)明。本領域的技術人員將 認識到，使用本發(fā)明的教導可以完成許多可替換實施例，并且本發(fā)明 不限于用于說明目的的示例實施例。下面將參考附圖詳細說明根據(jù)本發(fā)明的形成絕緣膜的方法和制造 半導體器件的方法的優(yōu)選實施例。此外，在附圖的說明中，相同的元件用相同的標號表示，它們的說明不會重復。參考圖1至圖3說明根據(jù)本發(fā)明的一個實施例的制造半導體器件 的方法。在本實施例中，作為示例，制造了一種包括具有氧化鉭膜作 為電容絕緣膜的MIM電容器的半導體器件。在形成上述的氧化鉭膜中， 使用了根據(jù)本發(fā)明的一個實施例的形成絕緣膜的方法。首先，使用濺射工藝或CVD工藝等淀積由諸如氮化鉭的導電金屬 氮化物材料構(gòu)成的下電極11;并且使用濺射工藝或CVD工藝等在其上 淀積氮化鉅(TaN)膜12。下電極11和氮化鉭膜12的厚度分別是例 如150nm和20nm (圖2)。接著，使用熔爐在含濕氣的氧氣氣氛中，在200到400攝氏度的 溫度范圍，氧化氮化鉭膜12的表面，其中濕度可以測量。這種其中可 以測量濕度的含有濕氣氣氛中氧化的技術被稱為濕法熱氧化。但是， 在這方面，氧化可以在空氣氣氛(室內(nèi)空氣)中執(zhí)行。這時，氧化所
有的淀積的氮化鉭膜12;但是，可保留鉭成分。從其獲得的氧化鉭膜10具有由低價氧化鉭膜14 (第一膜)和無定形1^205膜13 (第二膜)構(gòu)成的層疊結(jié)構(gòu)，該低價氧化鉭膜具有非化學計量的組分，而無定形 Ta205膜具有化學計量的組分。也就是，具有化學配比和無定形特性Ta205的氧化鉭材料形成于表面附近，而具有非化學計量組分的低價氧 化鉭薄薄地形成在下電極11側(cè)面上(圖2)。然后，由金屬或?qū)щ姷慕饘俚锊牧蠘?gòu)成的上電極15形成于氧 化鉭膜10上。在那之后，使用不同的圖形對氧化鉭膜IO之上和之下 形成的導電膜(上電極15和下電極11)進行干法蝕刻。接著，整個表 面淀積有氧化硅膜16;然后，整個表面通過化學機械拋光(被稱為CMP) 來進行平坦化。此外，通過干法蝕刻形成通孔17，并且由鎢(W)、 鋁(Al)、銅(Cu)等構(gòu)成的導電材料被嵌入到通孔中。接著，形成互連18以連接至通孔17。作為互連18的材料，可使 用上述的導電材料。例如，在互連18是銅互連的情況下，在淀積氧化 硅膜16之后通過干法蝕刻形成用于互連的溝槽；通過鍍銅將銅嵌入溝 槽中；然后，通過執(zhí)行CMP可形成銅互連18。通過上述工藝可獲得圖 3中所示的半導體器件。此外，盡管在圖1至圖3中沒有示出，但每個 圖中所示的結(jié)構(gòu)可實際形成于諸如硅襯底的半導體襯底上。在半導體器件中，MIM電容器由下電極11、氧化鉭膜10和上電 極15組成；并且當不同的電位被提供給下電極11和上電極15時，氧化鉭膜10工作為電容絕緣膜。此外，在半導體器件中，上述的MIM 電容器用作例如去耦電容器。下面將描述本實施例的效果。在本實施例中，在200到400攝氏 度的溫度范圍上對氮化鉭膜執(zhí)行濕法熱氧化，以形成氧化鉭膜。下面 將說明為什么設置這樣的溫度范圍。首先，上限需要被設置得不高于 500攝氏度，以保持氧化鉭膜10的無定形特性。此外，溫度范圍需要 與先進的大規(guī)模集成電路(被稱為LSI)工藝條件的規(guī)定溫度一致。在上述的MIM電容器形成在銅互連以及晶體管上的情況下，必須考慮 CMOS柵電極的NiSi的形成溫度和Cu聚結(jié)(agglomeration)現(xiàn)象。基 于這點，溫度范圍的上限需要設為不高于400攝氏度。然后，下面說明下限。有報道在100到700攝氏度的范圍內(nèi)對Ta 執(zhí)行干法熱氧化。在低于500攝氏度的范圍中，Ta是無定形的，并對 晶粒界面具有較小影響，且其反應速率可以自然對數(shù)形式表示。Illinois 大學進行的實驗報道了在300攝氏度進行的干法熱氧化以下面的反應 速率公式進行厚度(nm) =4.7923Xln (t+l) (1)其中t是反應時間(分鐘)。當在該溫度通過干法氧化工藝獲得15nm厚的氧化鉭膜時，需要 21.9分鐘。如果執(zhí)行濕法氧化，可以認為能夠用比該時間更短的時間 形成。在假設T=150攝氏度和系數(shù)簡單減半的情況下，需要524分鐘 來類似地獲得15nm厚的氧化鉭膜。甚至可以在150攝氏度執(zhí)行氧化； 但是反應時間將如上所述變得不切實際。結(jié)果，溫度范圍的下限被設 為200攝氏度。根據(jù)本發(fā)明，在由以上原因設定的200到400攝氏度的溫度范圍 上執(zhí)行濕法氧化，由此，可充分提高使用氮化鉭在相對低的溫度下形 成氧化鉭膜中的反應速率。此外，本實施例中說明的濕法氧化工藝具有與前述的干法02熱氧 化工藝相同的優(yōu)點，也就是，濕法氧化工藝具有技術簡單其器件較便 宜的優(yōu)點。除此之外，濕法氧化工藝的優(yōu)點還在于可以以低成本和高 效率形成具有無定形特性和優(yōu)秀泄漏性能的氧化鉭膜。當在空氣氣氛中執(zhí)行濕法氧化工藝時，使用的熔爐在管理上比干
法02條件更簡單。此外，由于不需要預備02壓縮氣缸，可進一步降低 成本。另外，還需要注意，鉭的氧化速率根據(jù)使得無定形的溫度降低而 顯著降低。尤其重要的是要有對策應對氮化鉭材料的氧化，其氧化速 率即使在高溫下也很慢。結(jié)果，在本實施例中，在含有濕氣的氣氛中執(zhí)行氧化，其中該濕氣作為對策。這可以提高反應速率至少1.5倍(盡 管取決于條件)。另外，在導電的金屬氮化物材料上形成鉭膜也是對抗鉭的氧化速 率降低的對策之一。在通過濺射工藝或CVD工藝在導電的金屬氮化物 材料上形成鉭膜的情況下，其晶體結(jié)構(gòu)更容易變?yōu)閍-鉭(體心立方(被 稱為bcc))。同時，例如，在鉭膜形成于氧化硅膜上的情況下，更優(yōu) 先地形成/3-鉭(四角形)。已知a-鉭比/3-鉭的氧化效率更高。也就是， 在導電的金屬氮化物材料上形成的鉭比在其他材料上形成的鉭在耐氧 化方面更小。例如，通過X光衍射(被稱為XRD)獲得的散射光譜被 示于圖4中，其測量關于在氮化鉭(導電的金屬氮化物材料)上形成 的鉭膜。該鉭膜表示a-鉭。根據(jù)本發(fā)明的形成絕緣膜的方法和制造半導體器件的方法不局限 于上面的實施例；而可以進行各種修改。例如，根據(jù)本發(fā)明的形成絕 緣膜的方法不局限于電容絕緣膜，而該方法可應用于半導體器件中使 用的各種絕緣膜。例如，該方法可應用于柵極絕緣膜。很明顯，本發(fā)明不局限于上述實施例，而是可以在不背離本發(fā)明 的范圍和精神的條件下進行修改和變化。
權利要求
1.一種形成用在半導體器件中的絕緣膜的方法，包括通過濕法氧化工藝在200到400攝氏度的溫度范圍對氮化鉭膜執(zhí)行熱氧化，由此形成氧化鉭膜作為所述絕緣膜。
2. 如權利要求1所述的形成絕緣膜的方法， 其中所述熱氧化在空氣氣氛中執(zhí)行。
3. 如權利要求l所述的形成絕緣膜的方法， 其中所述氧化鉭膜具有無定形結(jié)構(gòu)。
4. 如權利要求2所述的形成絕緣膜的方法， 其中所述氧化鉅膜具有無定形結(jié)構(gòu)。
5. 如權利要求3所述的形成絕緣膜的方法，進一步包括 在導電的金屬氮化物材料上形成所述氮化鉭膜；以及 執(zhí)行對所述氮化鉭膜的表面氧化，由此獲得所述無定形結(jié)構(gòu)。
6. 如權利要求l所述的形成絕緣膜的方法，其中所述氧化鉭膜具有層疊結(jié)構(gòu)，所述層疊結(jié)構(gòu)由具有非化學計 量組分的第一膜和具有化學計量組分的第二膜構(gòu)成。
7. 如權利要求6所述的形成絕緣膜的方法，其中所述第一膜和第二膜分別是低價氧化鉭膜和無定形1^205膜。
8. 如權利要求l所述的形成絕緣膜的方法， 其中所述氧化鉭膜用作所述半導體器件中的電容絕緣膜。
9. 一種制造半導體器件的方法，包括使用根據(jù)權利要求1所述的形成絕緣膜的方法形成所述氧化鉭膜。
全文摘要
根據(jù)本發(fā)明的一個實施例的形成絕緣膜的方法是一種形成用在半導體器件中的絕緣膜的方法，其通過濕法氧化工藝在200到400攝氏度的溫度范圍對氮化鉭膜執(zhí)行熱氧化，由此形成氧化鉭膜作為絕緣膜。
文檔編號H01L21/316GK101131931SQ20071014236
公開日2008年2月27日 申請日期2007年8月22日 優(yōu)先權日2006年8月22日
發(fā)明者井脅孝之 申請人:恩益禧電子股份有限公司