專利名稱：基于絕緣層上硅技術(shù)快閃存儲器結(jié)構(gòu)光敏可控器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于絕緣層上硅技術(shù)(SOI)的光敏可控器件，其具有快閃存儲器結(jié)構(gòu)，可實現(xiàn)在光照下器件電信號增大或減小可調(diào)。
背景技術(shù)：
半導(dǎo)體光敏器件在日常生活和國防領(lǐng)域發(fā)揮著極其重要的作用，如圖像傳感器、 光敏開關(guān)等。目前，所有的半導(dǎo)體光敏器件都是應(yīng)用器件在光照下，光子被半導(dǎo)體吸收而產(chǎn)生電子空穴對，這些電子空穴對將會使載流子濃度增大，從而器件的電信號會增大，如光敏開關(guān)，應(yīng)用的是器件在光照條件下，電流變大，而在無光照條件下，電流很小，故可以智能控制特定系統(tǒng)，如路燈。目前半導(dǎo)體光敏器件在光照下電信號只能單向的增大，如文獻(Weiquan Zhang, Transactions on electron devices, VOL. 47, NO. 7, JULY 2000)中提到一種光敏器件，其結(jié)構(gòu)如圖1所示，是一個典型基于絕緣層上硅技術(shù)(SOI)的NM0SFET晶體管結(jié)構(gòu)，101是二氧化硅，102是絕緣層上硅襯底，103是襯底接觸電極，將柵極107和襯底102通過接觸電極103短接并浮空，源端104接地，在漏端105加一個正電壓，當(dāng)無光時，由于柵107和襯底 102短接，晶體管處于關(guān)閉狀態(tài)，漏端105電流很小，當(dāng)有光照射時，產(chǎn)生的電子會被漏端給抽走，漏端105電流增大，同時空穴積聚在襯底102會使襯底電位抬高，從而柵極107電位抬高，晶體管溝道逐漸開啟，也使漏端105電流增大，故光照產(chǎn)生的電子和空穴都使漏端電流增大。但是在特定的情況下，光敏器件需要在光照下既能開啟也能關(guān)閉系統(tǒng)，如路燈在需要的情況下白天也能開啟，這就需要光敏器件在光照條件下電信號既能增大也能減小。 而前面提到，目前的半導(dǎo)體光敏器件在光照下，光子被半導(dǎo)體吸收產(chǎn)生電子空穴對，這些電子空穴對會使載流子濃度增大，從而器件電流增大，無法實現(xiàn)在光照下光敏器件電流減小。

發(fā)明內(nèi)容
本發(fā)明目的是，提出一種基于SOI技術(shù)的具有快閃存儲器結(jié)構(gòu)的光敏可控器件以及光敏信號獲得方法，其電信號在光照下既能增大也能減小，實現(xiàn)智能可調(diào)。本發(fā)明的技術(shù)方案是基于SOI快閃存儲器結(jié)構(gòu)的光敏可控器件，包括基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件和基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件。 NM0SFET光敏可控器件包括P型半導(dǎo)體襯底，設(shè)有襯底接觸電極，襯底上設(shè)有η型重摻雜源區(qū)和漏區(qū)，襯底上依次為隧穿氧化層、電荷存儲層層、阻擋氧化層和控制柵。光敏可控器件也可基于具有SOI快閃存儲器結(jié)構(gòu)的PM0SFET晶體管，其結(jié)構(gòu)包括η 型半導(dǎo)體襯底，襯底上設(shè)有P型重摻雜源區(qū)和漏區(qū)，襯底上依次為隧穿氧化層、電荷存儲層層、阻擋氧化層和控制柵。所述基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件工作在電信號增大模式下時，首先對器件進行擦除，使電荷存儲層中存有大量空穴，工作時，將柵極和襯底短接并浮空，源極接地，漏極加正電壓，測試漏端電流。器件進行擦除操作，使電荷存儲層中存有大量空穴，工作時，將柵極和襯底短接并浮空，源極接地，漏極加正電壓，電壓大小為0. OlV至 3V,測試漏端電流，這時基于SOI快閃存儲器結(jié)構(gòu)的NM0SFET光敏器件工作在電信號增大模式下。擦除后光敏器件閾值電壓小于其初始閾值，這時光敏器件電荷存儲層207中存有大量空穴，如圖3所示，這時光敏器件襯底半導(dǎo)體202能帶發(fā)生彎曲，如圖4所示，由于電荷存儲層207中存有大量空穴，沿垂直于AA’方向光敏器件襯底表面能帶向下彎曲，在光照條件下，光子到達光敏器件襯底202并被吸收，光子產(chǎn)生電子和空穴對，電子向著襯底表面運動而空穴則流向襯底。工作時，將光敏器件柵極209和襯底202短接并浮空，源端204接地， 在漏端205加一個正電壓并測試漏端電流(如圖5所示)，當(dāng)無光時，由于器件沒有開啟，故電流很小，若有光照射，如前面所述，光生電子向襯底表面運動，使溝道表面電子濃度增加并被漏端抽走，故漏端205電流增大，同時空穴流向襯底并積聚，積聚的空穴使襯底電勢抬高，由于柵極209和襯底202端接，故光敏器件的柵極209電位也會抬高，從而使器件溝道能帶繼續(xù)向下彎曲并有可能使器件開啟，這也使漏端205電流增大，故在該放大模式下，基于快閃存儲結(jié)構(gòu)的光敏器件在光照條件下，漏端205電信號會增大，并且光強越大，電信號越大。所述基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件工作在電信號減小模式下時，首先對器件進行編程操作，使編程后光敏器件閾值電壓小于其初始閾值，這時光敏器件電荷存儲層207中存有大量電子，工作時，將柵極和襯底短接并浮空，源極接地，漏極加正電壓，測試漏端電流，這時基于SOI快閃存儲器結(jié)構(gòu)的NM0SFET光敏器件工作在電信號減小模式下。如圖6所示，這時光敏器件襯底半導(dǎo)體202能帶發(fā)生彎曲，如圖7所示，由于電荷存儲層207中存有大量電子，沿垂直于AA’方向光敏器件襯底表面能帶向上彎曲，在光照條件下，光子到達光敏器件襯底202并被吸收，光子產(chǎn)生電子和空穴對，空穴向著襯底表面運動而一部分電子則流向襯底。工作時，將光敏器件柵極209和襯底202短接并浮空，源端204 接地，在漏端205加一個正電壓并測試漏端電流(如圖8所示)，當(dāng)有光照射時，如前面所述，光生空穴向襯底表面運動，使溝道表面空穴濃度增加并被漏端抽走，即相當(dāng)于增大器件閾值電壓，故漏端205電流增大，同時電子流向襯底并積聚，積聚的電子使襯底電勢降低， 由于柵極209和襯底202端接，故光敏器件的柵極209電位也會降低，從而使器件溝道能帶繼續(xù)向上彎曲，即等效于使NM0SFET晶體管工作在負的柵極電壓下，器件被更嚴格關(guān)斷，這也使漏端205電流減小，故在該減小模式下，基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏器件在光照條件下，漏端205電信號會減小，并且光強越大，電信號越小。光敏電荷存儲層器件，其電荷存儲層可以使多晶硅浮柵層，也可以是氮化硅、納米晶等電荷陷阱層。所述基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件結(jié)構(gòu)也適用于基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件，如圖9所示，其結(jié)構(gòu)包括基于二氧化硅層301的η型襯底302，襯底接觸電極是303，襯底上設(shè)有ρ型重摻雜的源區(qū)304和漏區(qū)305，襯底302上方依次是隧穿氧化層306、電荷存儲層307、阻擋氧化層308和控制柵層309。對基于SOI快閃存儲器結(jié)構(gòu)的PM0SFET光敏電荷存儲層器件進行編程，使電荷存儲層中存有大量電子，工作時，將柵極和襯底短接并浮空，源極接地，漏極加負電壓，測試漏端電流，這時基于SOI快閃存儲器結(jié)構(gòu)的PM0SFET光敏器件工作在電信號增大模式下。具體言之PM0SFET光敏可控器件工作在電信號增大模式下時，首先對光敏可控器件進行編程， 使電荷存儲層307中存有大量電子，工作時，將柵極309和襯底302短接并浮空，源極304接地，漏端305加負電壓并測試漏端電流(如圖10所示)。其電信號增大原理同基于SOI快閃存儲器結(jié)構(gòu)的NM0SFET光敏可控器件相似，區(qū)別在于光照時產(chǎn)生的空穴流向襯底表面， 增大溝道中空穴濃度，漏端305電流增大，同時流向襯底的電子使襯底302電位降低，從而柵極309電位降低，器件溝道能帶抬高甚至將器件開啟，也使漏端305電流增大，故在電信號增大模式下，光照下漏端305電信號會增大，且光強越大，電信號越大。對基于SOI快閃存儲器結(jié)構(gòu)的PM0SFET光敏電荷存儲層器件進行擦除，使電荷存儲層中存有大量空穴，工作時，將柵極和襯底短接并浮空，源極接地，漏極加負電壓，測試漏端電流，這時基于SOI快閃存儲器結(jié)構(gòu)的PM0SFET光敏器件工作在電信號減小模式下。具體言之基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件工作在電信號減小模式下時，首先對光敏可控器件進行擦除，使電荷存儲層307中存有大量空穴，工作時，將柵極309和襯底302 短接并浮空，源極304接地，漏端305加負電壓并測試漏端電流(如圖11所示)。其電信號減小原理同基于SOI快閃存儲器結(jié)構(gòu)的NM0SFET光敏可控器件一樣，不同的是光照時產(chǎn)生的電子流向襯底表面，增大溝道中電子濃度，等效為器件閾值電壓增大，漏端305電流減小，同時流向襯底的空穴使襯底302電位抬高，從而柵極309電位抬高，即相當(dāng)于使PM0SFET 工作在正柵壓條件下，器件被更嚴格的關(guān)斷，也使漏端305電流減小，故在電信號減小模式下，光照下漏端305電信號會減小，且光強越大，電信號越小。所述基于SOI快閃存儲器結(jié)構(gòu)的NM0SFET光敏可控器件和PM0SFET光敏可控器件 (統(tǒng)稱為光敏可控器件)中電荷存儲層可以是多晶硅電荷存儲層，也可以是氮化硅等電荷存儲層。本發(fā)明的有益效果為本發(fā)明所述基于SOI快閃存儲器結(jié)構(gòu)的光敏可控器件實現(xiàn)了在光照下，電信號既可以增大也可以減小的功能，其增大和減小模式可以被調(diào)控，克服了目前的半導(dǎo)體光敏器件在光照下電信號只能放大的缺點。


圖1為柵與襯底短接的標(biāo)準(zhǔn)基于SOI技術(shù)的NM0SFET晶體管結(jié)構(gòu)示意圖；圖2為基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件結(jié)構(gòu)示意圖；圖3為基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件電荷存儲層中存有大量空穴示意圖；圖4為電荷存儲層中存有大量空穴時基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件襯底能帶圖；圖5為基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件工作在電信號增大模式下原理圖；圖6為基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件電荷存儲層中存有大量電子示意圖；圖7為電荷存儲層中存有大量電子時基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件襯底能帶圖；圖8為基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件工作在電信號減小模式下原理圖；圖9為基于SOI快閃存儲器結(jié)構(gòu)的PM0SFET光敏可控器件結(jié)構(gòu)示意圖；圖10為基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件工作在電信號增大模式下的原理圖；圖11為基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件工作在電信號減小模式下的原理圖。
具體實施例所述基于SOI快閃存儲器NM0SFET光敏可控器件結(jié)構(gòu)基于SOI硅加工技術(shù)，其結(jié)構(gòu)如圖2所示，包括基于二氧化硅層201的ρ型襯底202，其厚度為5-lOOnm，襯底接觸電極是203，襯底上設(shè)有η型重摻雜的源區(qū)204和漏區(qū)205，襯底202上方依次是隧穿氧化層 206、厚度為7-lOnm，多晶硅浮柵層即電荷存儲層207，厚度約為lOOnm，阻擋氧化層208、其等效氧化層厚度約為15-18nm，和控制柵層209、其厚度約為200nm。器件初始閾值約為2V 至3V。AA’表示沿垂直于器件溝道方向。所述基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件工作在電信號增大模式下時，首先通過擦除將器件閾值降到OV至IV，使多晶硅浮柵層207中存有大量空穴，工作時， 將柵極209與襯底202通過襯底接觸電極203短接并浮空，源極204接地，在漏極205加正電壓。所述基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件工作在電信號減小模式下時，首先通過編程將器件閾值升至4V至6V，使多晶硅浮柵層207中存有大量電子，工作時， 將柵極209與襯底202通過襯底接觸電極203短接并浮空，源極204接地，在漏極205加正電壓。如圖9所示為基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件結(jié)構(gòu)示意圖，其結(jié)構(gòu)包括二氧化硅層301，氧化層上是硅襯底302，其厚度為5-lOOnm，襯底接觸電極為303， 襯底上設(shè)有P型重摻雜的源區(qū)304和漏區(qū)305，襯底302上方依次是隧穿氧化層306，厚度為4-lOnm，多晶硅浮柵層307，厚度約為lOOnm，阻擋氧化層308，其等效氧化層厚度約為 5-20nm，最后是控制柵層309，其厚度約為200nm。器件初始閾值約為0V。所述基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件工作在電信號增大模式下時，首先通過編程操作將器件閾值升到3V至6V，使多晶硅浮柵層307中存有大量電子，工作時，將柵極309與襯底302通過襯底接觸電極303短接并浮空，源極304接地，在漏極305 加負電壓。所述基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件工作在電信號減小模式下時，首先通過擦除操作將器件閾值降到-IV左右，使多晶硅浮柵層307中存有大量空穴，工作時，將柵極309與襯底302通過襯底接觸電極303短接并浮空，源極304接地，在漏極305 加正電壓。
權(quán)利要求
1.基于SOI快閃存儲器結(jié)構(gòu)的NM0SFET光敏可控器件，其特征是包括P型半導(dǎo)體襯底， 設(shè)有襯底接觸電極，襯底上設(shè)有η型重摻雜源區(qū)和漏區(qū)，襯底上依次為隧穿氧化層、電荷存儲層層、阻擋氧化層和控制柵。
2.根據(jù)權(quán)利要求1所述的NM0SFET光敏可控器件，其特征是包括基于二氧化硅層201 的P型襯底202，其厚度為5-lOOnm，襯底接觸電極是203，襯底上設(shè)有η型重摻雜的源區(qū)204 和漏區(qū)205，襯底202上方依次是隧穿氧化層206、厚度為7-lOnm，多晶硅浮柵層即電荷存儲層207，厚度約為lOOnm，阻擋氧化層208、其等效氧化層厚度約為15-18nm，控制柵層厚度約為200nm。器件初始閾值約為2V至3V。
3.基于SOI快閃存儲器結(jié)構(gòu)的PM0SFET光敏可控器件，其特征是包括η型半導(dǎo)體襯底， 襯底上設(shè)有P型重摻雜源區(qū)和漏區(qū)，襯底上依次為隧穿氧化層、電荷存儲層層、阻擋氧化層和控制柵。
4.根據(jù)權(quán)利要求3所述的基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件，其特征是包括二氧化硅層301，氧化層上是硅襯底302，其厚度為5-lOOnm，襯底接觸電極為303， 襯底上設(shè)有P型重摻雜的源區(qū)304和漏區(qū)305，襯底302上方依次是隧穿氧化層306，厚度為4-lOnm，多晶硅浮柵層307，厚度約為lOOnm，阻擋氧化層308，其等效氧化層厚度約為 5-20nm，最后是控制柵層309，其厚度約為200nm。器件初始閾值約為0V。
5.根據(jù)權(quán)利要求3或4所述的基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件，其特征是光敏信號獲得方法是，工作在電信號增大模式下時，首先通過編程操作將器件閾值升到3V至6V，使多晶硅浮柵層307中存有大量電子，工作時，將柵極309與襯底302通過襯底接觸電極303短接并浮空，源極304接地，在漏極305加負電壓；測試漏端電流，這時基于 SOI快閃存儲器結(jié)構(gòu)的PM0SFET光敏器件工作在電信號增大模式下。
6.根據(jù)權(quán)利要求3或4所述的基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件，其特征是光敏信號獲得方法是，對基于SOI快閃存儲器結(jié)構(gòu)的PM0SFET光敏電荷存儲層器件進行擦除，使電荷存儲層中存有大量空穴，工作時，將柵極和襯底短接并浮空，源極接地，漏極加負電壓，測試漏端電流，這時基于SOI快閃存儲器結(jié)構(gòu)的PM0SFET光敏器件工作在電信號減小模式下。
7.根據(jù)權(quán)利要求1或2所述的基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件，其特征是光敏信號獲得方法是所述基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件工作在電信號增大模式下時，首先對器件進行擦除，使電荷存儲層中存有大量空穴，工作時，將柵極和襯底短接并浮空，源極接地，漏極加正電壓，測試漏端電流；對器件進行擦除操作，使電荷存儲層中存有大量空穴，工作時，將柵極和襯底短接并浮空，源極接地，漏極加正電壓，電壓大小為0. OlV至3V，測試漏端電流，這時基于SOI快閃存儲器結(jié)構(gòu)的NM0SFET光敏器件工作在電信號增大模式下；當(dāng)無光時，由于器件沒有開啟，故電流很小，若有光照射，光生電子向襯底表面運動，使溝道表面電子濃度增加并被漏端抽走，故漏端205電流增大，同時空穴流向襯底并積聚，積聚的空穴使襯底電勢抬高，由于柵極209和襯底202端接，故光敏器件的柵極209電位也會抬高，從而使器件溝道能帶繼續(xù)向下彎曲并有可能使器件開啟，這也使漏端205電流增大，故在該放大模式下，基于快閃存儲結(jié)構(gòu)的光敏器件在光照條件下，漏端 205電信號會增大，并且光強越大，電信號越大。
8.根據(jù)權(quán)利要求1或2所述的基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件，其特征是光敏信號獲得方法是，所述基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏可控器件工作在電信號減小模式下時，首先對器件進行編程操作，使編程后光敏器件閾值電壓小于其初始閾值， 這時光敏器件電荷存儲層207中存有大量電子，工作時，將柵極和襯底短接并浮空，源極接地，漏極加正電壓，測試漏端電流，這時基于SOI快閃存儲器結(jié)構(gòu)的NM0SFET光敏器件工作在電信號減小模式下，當(dāng)有光照射時，光生空穴向襯底表面運動，使溝道表面空穴濃度增加并被漏端抽走，即相當(dāng)于增大器件閾值電壓，故漏端205電流增大，同時電子流向襯底并積聚，積聚的電子使襯底電勢降低，由于柵極209和襯底202端接，故光敏器件的柵極209電位也會降低，從而使器件溝道能帶繼續(xù)向上彎曲，即等效于使NM0SFET晶體管工作在負的柵極電壓下，器件被更嚴格關(guān)斷，這也使漏端205電流減小，故在該減小模式下，基于SOI快閃存儲器結(jié)構(gòu)NM0SFET光敏器件在光照條件下，漏端205電信號會減小，并且光強越大，電信號越小。
9.根據(jù)權(quán)利要求1至4之一所述的基于SOI快閃存儲器結(jié)構(gòu)PM0SFET光敏可控器件， 其特征是光敏信號獲得方法是光敏電荷存儲層器件電荷存儲層是多晶硅浮柵層，也可以是氮化硅、納米晶等電荷陷阱層。
全文摘要
基于SOI快閃存儲器結(jié)構(gòu)的NMOSFET光敏可控器件，包括p型半導(dǎo)體襯底，設(shè)有襯底接觸電極，襯底上設(shè)有n型重摻雜源區(qū)和漏區(qū)，襯底上依次為隧穿氧化層、電荷存儲層層、阻擋氧化層和控制柵。工作在電信號增大模式下時，首先對器件進行擦除，使電荷存儲層中存有大量空穴，工作時，將柵極和襯底短接并浮空，源極接地，漏極加正電壓，測試漏端電流；對器件進行擦除操作，使電荷存儲層中存有大量空穴，工作時，將柵極和襯底短接并浮空，源極接地，漏極加正電壓，電壓大小為0.01V至3V，測試漏端電流。
文檔編號H01L31/111GK102437230SQ20111038268
公開日2012年5月2日 申請日期2011年11月28日 優(yōu)先權(quán)日2011年11月28日
發(fā)明者吳福偉, 閆鋒 申請人:南京大學(xué)