專利名稱：一種基于絕緣體上硅的高壓隔離結(jié)構的制作方法
技術領域：
本發(fā)明涉及高壓集成電路中隔離結(jié)構，用以解決高低壓區(qū)域間的電氣隔離問題。
背景技術：
高壓功率集成電路，通常是指將功率器件、邏輯控制電路及保護電路等集成在單一娃片上的電路。絕緣柵場效應管(IGBT, Insulator Gate Bipolar Transistor)因具有高電流能力、低導通壓降的優(yōu)勢而被廣泛用作功率集成電路的功率管。然而，體硅技術并不適合用于集成IGBT，因為IGBT存在電導調(diào)制效應，即在導通時大量的少子注入到漂移區(qū)，會向襯底注入載流子，進而影響芯片中其他電路的正常工作。絕緣體上硅(SOI，Silicon OnInsulator)中的埋氧層將有源區(qū)與襯底隔離，從而屏蔽襯底電荷對電路正常工作的影響。所以絕緣體上硅材料被越來越多的應用于高壓功率集成電路的設計中。如何解決橫向隔離問題，是基于絕緣體上硅的高壓功率集成電路設計的關鍵問題之一。對于采用厚膜SOI材料實現(xiàn)的高壓集成電路，通常采用深槽隔離結(jié)構，深槽側(cè)壁氧化層是主要的電壓隔離結(jié)構。然而受工藝限制和出于散熱問題考慮，側(cè)壁氧化層不能做很厚。為了滿足更的耐壓要求，需要采用多深槽隔離結(jié)構。一方面，工藝要求深槽之間需要保留一定的區(qū)域，采用的深槽隔離結(jié)構個數(shù)越多，隔離結(jié)構的面積越大。另一方面，當在傳統(tǒng)多深槽隔離結(jié)構兩側(cè)加電壓時，各深槽結(jié)構的偏壓由寄生電容的耦合效果決定，并且靠近高壓側(cè)的深槽結(jié)構的偏壓最高，所以增加深槽結(jié)構數(shù)量對整體耐壓效果的提高并不明顯。為此，美國專利US6445055提出采用電壓偏置的方法，利用電阻場板實現(xiàn)分壓的方法，固定各深槽隔離結(jié)構兩側(cè)外延區(qū)域的電位，并且通過優(yōu)化設計，使得各深槽隔離結(jié)構的偏壓相等，從而提高多深槽隔離結(jié)構的隔離性能。

發(fā)明內(nèi)容
本發(fā)明提供一種基于絕緣體上硅的高壓隔離結(jié)構，利用高阻場板的分壓原理，實現(xiàn)各深槽結(jié)構的側(cè)壁氧化層兩側(cè)具有相同的偏置電壓，與傳統(tǒng)多深槽隔離結(jié)構相比，能獲得更加理想的耐壓效果，有效的減小隔離結(jié)構所占的芯片面積。本發(fā)明采用如下技術方案一種基于絕緣體上硅的高壓隔離結(jié)構，包括P型襯底，在P型襯底上設有埋氧層，在埋氧層上方是N型外延層，在N型外延層上設有表面鈍化層，N型外延層中設有高壓電路區(qū)域和低壓電路區(qū)域，高壓電路區(qū)域被多深槽隔離結(jié)構所包圍，低壓電路區(qū)域位于多深槽隔離結(jié)構外側(cè)，所述多深槽隔離結(jié)構由2 20個深槽隔離結(jié)構組成，其特征在于，在表面鈍化層上設有高阻多晶硅場板，在高壓電路區(qū)域和低壓電路區(qū)域的N型外延層上分別電連接有高壓區(qū)電極接觸孔和低壓區(qū)電極接觸孔，在各個相鄰的深槽隔離結(jié)構之間的N型外延層及各個深槽隔離結(jié)構上分別電連接有電極接觸孔，所述高阻多晶硅場板的一端與高壓區(qū)電極接觸孔電連接，所述高阻多晶硅場板的另一端與低壓區(qū)電極接觸孔電連接，并且，所述高阻多晶硅場板按照由內(nèi)向外的順序依次與各個電極接觸孔電連接。
用于高壓驅(qū)動電路的隔離結(jié)構與現(xiàn)有工藝相兼容，且與現(xiàn)有其他隔離技術相比，本發(fā)明具有如下優(yōu)點(I)本發(fā)明所提出的基于絕緣體上硅的高壓隔離結(jié)構，利用高低壓側(cè)之間的高阻多晶硅場板的分壓原理實現(xiàn)對深槽結(jié)構以及相鄰深槽結(jié)構之間的N型外延區(qū)域的電壓偏置，可實現(xiàn)各側(cè)壁氧化層有相同的電壓，克服了傳統(tǒng)多深槽隔離結(jié)構種各側(cè)壁氧化層上電壓不均勻的缺點，極大的提高高壓隔離結(jié)構的擊穿電壓，一方面，在深槽結(jié)構數(shù)量相同的情況下，可以采用更薄的側(cè)壁氧化層結(jié)構，可以縮短熱氧化時間；另一方面，如果采用相同的側(cè)壁氧化層厚度，可以減少深槽結(jié)構的數(shù)量，從而減少深槽隔離結(jié)構的面積。(2)本發(fā)明所提出的多深槽隔離結(jié)構的設計方案中，高阻多晶硅層與傳統(tǒng)高壓集成工藝中的電阻場板工藝兼容，可靈活調(diào)整多晶硅場板的摻雜濃度和寬度。


圖I為本發(fā)明中所提出的一種基于絕緣體上硅的高壓隔離結(jié)構俯視圖，為三深槽 隔離結(jié)構。圖2為圖I所示結(jié)構沿曲線AA”的剖面示意圖，第一深槽隔離結(jié)構50a由第一重摻雜多晶硅25a、第一側(cè)壁氧化層24a以及第二壁氧化層24b組成，第二深槽隔離結(jié)構50b由第二重摻雜多晶硅25b、第三側(cè)壁氧化層24c以及第四壁氧化層24d組成，第三深槽隔離結(jié)構50c由第三重摻雜多晶硅25c、第五側(cè)壁氧化層24e以及第六壁氧化層24f組成。圖3為圖I所示結(jié)構沿曲線BB’的剖面示意圖。圖4為圖I所示結(jié)構沿曲線CC’的剖面示意圖。圖5為本發(fā)明所提出的一種改進的三深槽隔離結(jié)構的俯視圖。圖6為本發(fā)明所提出的一種三深槽結(jié)構的高壓隔離結(jié)構的原理圖。圖7為本發(fā)明所提出的三深槽隔離結(jié)構的關鍵工藝步驟，以圖2所示的結(jié)構為例，步驟(a)，在半導體表面淀積鈍化材料和光刻膠，曝光顯影后，刻蝕掉部分鈍化區(qū)域，定義出有源區(qū)域和深槽區(qū)域；步驟(b)，利用深槽刻蝕工藝去除硅；步驟(C)，利用高溫氧化工藝在深槽側(cè)壁上生長一層致密的氧化層；步驟(d)，淀積重摻雜多晶硅25，并在高溫條件下進行回流，使得重摻雜多晶硅25能夠完全填充深槽結(jié)構；步驟(e)，多晶硅回刻，僅保留第一重摻雜多晶硅25a、第二重摻雜多晶硅25b、第三重摻雜多晶硅25c ;步驟(f)，定義出電極接觸孔區(qū)域，并進一步做電極接觸；步驟(g)，電極高阻多晶硅，并定義出高阻多晶硅場板區(qū)域；步驟(h)，刻蝕高阻多晶硅，并最終完成整改高壓隔離結(jié)構的設計。圖8為本發(fā)明提出的另一種具有雙深槽結(jié)構的高壓隔離結(jié)構的原理圖，第一深槽隔離結(jié)構51a中填充有第一重摻雜多晶娃26a,并且,第一重摻雜多晶娃26a與第一深槽電極接觸孔34a有電連接；第二深槽隔離結(jié)構51b中填充有第二重摻雜多晶硅26b，并且，第二重摻雜多晶硅26b與第二深槽電極接觸孔34b有電連接。42a表示在第一有源區(qū)電極接觸孔33a與第一深槽電極接觸孔34a之間的高阻多晶硅場板，42b表示在第一深槽電極接觸孔34a與第二有源區(qū)電極接觸孔33b之間的高阻多晶硅場板，42c表示在第二有源區(qū)電極接觸孔33b與第二深槽電極接觸孔34b之間的高阻多晶硅場板，42d表示在第二深槽電極接觸孔34b與第三有源區(qū)電極接觸孔33c之間的高阻多晶硅場板圖9為本發(fā)明提出的另一種高壓隔離結(jié)構的原理圖，即十深槽隔離結(jié)構，第一深槽隔離結(jié)構52a、第二深槽隔離結(jié)構52b...第九深槽隔離結(jié)構52i以及第十深槽隔離結(jié)構52 j中分別填充有第一重摻雜多晶硅27a、第二重摻雜多晶硅27b...第九重摻雜多晶硅27i以及第十重摻雜多晶硅27」，43&、43&’、4313、4313’. . . 43i、43i’、43j、43j’分別表示在相鄰電極接觸孔間的聞阻多晶娃。圖10為本發(fā)明提出的另一種高壓隔離結(jié)構的原理圖，即十五深槽隔離結(jié)構，第一深槽隔離結(jié)構53a、第二深槽隔離結(jié)構53b...第十四深槽隔離結(jié)構53n以及第十五深槽隔離結(jié)構52o中分別填充有第一重摻雜多晶娃28a、第二重摻雜多晶娃28b...第十四重摻雜多晶硅27n以及第十五重摻雜多晶硅27o，44a、44a’、44b、44b’. 43n、43n’、43o、43o’分別表不在相鄰電極接觸孔間的聞阻多晶娃。圖11為本發(fā)明提出的另一種高壓隔離結(jié)構的原理圖，即二十深槽隔離結(jié)構 ，第一深槽隔離結(jié)構54a、第二深槽隔離結(jié)構54b...第十四深槽隔離結(jié)構54n以及第十五深槽隔離結(jié)構54o中分別填充有第一重摻雜多晶娃29a、第二重摻雜多晶娃29b...第十四重摻雜多晶硅 29s 以及第十五重摻雜多晶硅 291，45&、45&’、4513、4513’ . . . 45s、45s’、45t、45t’ 分別表不在相鄰電極接觸孔間的聞阻多晶娃。圖12為傳統(tǒng)三深槽隔離結(jié)構的原理圖，在高電壓區(qū)域61N型外延層上的高壓區(qū)電極接觸為第一電極接觸孔61a，在低電壓區(qū)域631N型外延層上的低壓區(qū)電極接觸為第二電極接觸孔61b，第一深槽結(jié)構60a中的重摻雜多晶硅65a、第二深槽結(jié)構60b中的重摻雜多晶硅65b以及第三深槽結(jié)構60c中的重摻雜多晶硅65c均浮置，第一中間區(qū)域62a和第二中間區(qū)域62b也均浮置，當在第一電極接觸孔61a上加電壓信號時，這些浮置區(qū)域的電位是浮動的，電場分布不均勻，這直接導致該三深槽隔離結(jié)構的擊穿電壓難以達到單個深槽隔離結(jié)構擊穿電壓的三倍。
具體實施例方式實施例I 一種基于絕緣體上硅的高壓隔離結(jié)構，包括P型襯底10，在P型襯底10上設有埋氧層11，在埋氧層11上方是N型外延層12，在N型外延層12上設有表面鈍化層13，N型外延層12中設有高壓電路區(qū)域21和低壓電路區(qū)域23，高壓電路區(qū)域21被多深槽隔離結(jié)構50所包圍，低壓電路區(qū)域23位于多深槽隔離結(jié)構50外側(cè)，所述多深槽隔離結(jié)構50由2 20個深槽隔離結(jié)構組成，在表面鈍化層13上設有高阻多晶硅場板，在高壓電路區(qū)域21和低壓電路區(qū)域23的N型外延層上分別電連接有高壓區(qū)電極接觸孔和低壓區(qū)電極接觸孔，在各個相鄰的深槽隔離結(jié)構之間的N型外延層及各個深槽隔離結(jié)構上分別電連接有電極接觸孔，所述高阻多晶硅場板的一端與高壓區(qū)電極接觸孔電連接，所述高阻多晶硅場板的另一端與低壓區(qū)電極接觸孔電連接，并且，所述高阻多晶硅場板按照由內(nèi)向外的順序依次與各個電極接觸孔電連接。當在高壓區(qū)域加電壓信號時，通過高阻多晶硅的分壓作用使得各電極接觸孔都具有一定的電位，從而達到控制各區(qū)域電壓的目的。所述高壓驅(qū)動電路的隔離結(jié)構制備方法如下第一步在N型外延層12表面生長一層熱氧化層，再淀積鈍化層，曝光顯影，刻蝕氧化層，經(jīng)高溫退火后，在硅表面生長一層較厚的場氧，從而形成場氧區(qū)域，去掉鈍化層。第二步淀積鈍化層，曝光顯影，去掉表面氧化層，利用各向異性的深槽刻蝕方法刻蝕硅，刻槽深度達到埋氧層表面。去掉鈍化層，高溫條件下生長一層犧牲氧化層，用刻蝕方法去掉犧牲氧化層，然后再生長一層熱氧化層，從而形成深槽側(cè)壁氧化層結(jié)構，去掉鈍化層。第三步在低氣壓下進行化學氣相淀積(LPCVD)重摻雜多晶娃，高溫回流，采用各向異性刻蝕方法回刻多晶娃，去除表面多晶娃，保留在深槽隔離結(jié)構內(nèi)部的多晶硅。第四步再次淀積一層鈍化層，曝光顯影，采用離子注入的方法注入高濃度雜質(zhì)，去掉表面氧化層，再做電極接觸，即形成電極接觸孔，去掉鈍化層。第五步淀積一層高阻多晶硅層，重復淀積鈍化層、曝光顯影步驟，再刻蝕高阻多晶娃，從而形成聞阻多晶娃場板結(jié)構。第六步淀積介質(zhì)隔離氧化層，接觸孔刻蝕，淀積金屬鋁，刻蝕鋁以形成金屬連線， 最后進行介質(zhì)鈍化處理。實施例2 —種基于絕緣體上硅的高壓隔離結(jié)構，包括P型襯底10，在P型襯底10上設有埋氧層11，在埋氧層11上方是N型外延層12，在N型外延層12上設有表面鈍化層13，在表面鈍化層13上設有高阻多晶硅場板41，N型外延層12中設有高壓電路區(qū)域21和低壓電路區(qū)域23，高壓電路區(qū)域21被三深槽隔離結(jié)構50所包圍，低壓電路區(qū)域23位于三深槽隔離結(jié)構50外側(cè)，所述三深槽隔離結(jié)構50由第一深槽隔離結(jié)構50a、第二深槽隔離結(jié)構50b及第三深槽隔離結(jié)構50c組成，所述第一深槽隔離結(jié)構50a與高壓電路區(qū)域21相鄰，所述第三深槽隔離結(jié)構50c與低壓電路區(qū)域23相鄰，所述第二深槽隔離結(jié)構50b位于第一深槽隔離結(jié)構50a與第三深槽隔離結(jié)構50c之間，在所述第一深槽隔離結(jié)構50a與第二深槽隔離結(jié)構50b之間的N型外延層12為第一中間區(qū)域22a，在所述第二深槽隔離結(jié)構50b與第三深槽隔離結(jié)構50c之間的N型外延層12為第二中間區(qū)域22b，在高壓電路區(qū)域21的N型外延層上設有第一有源區(qū)電極接觸孔31a，在所述第一中間區(qū)域22a上設有第二有源區(qū)電極接觸孔31b，在所述第二中間區(qū)域22b上設有第三有源區(qū)電極接觸孔31c，在低壓電路區(qū)域23的N型外延層上設有第四有源區(qū)電極接觸孔31d，在第一深槽隔離結(jié)構50a上設有第一深槽電極接觸孔32a，在第二深槽隔離結(jié)構50b上設有第二深槽電極接觸孔32b，在第三深槽隔離結(jié)構50c上設有第三深槽電極接觸孔32c，所述高阻多晶硅場板41的一端與第一有源區(qū)電極接觸孔31a電連接，所述高阻多晶硅場板41的另一端與第四有源區(qū)電極接觸孔31d電連接，并且，所述高阻多晶硅場板41依次與第一深槽電極接觸孔32a、第二有源區(qū)電極接觸孔31b、第二深槽電極接觸孔32b、第三有源區(qū)電極接觸孔31c以及第三深槽電極接觸孔32c電連接。在位于所述第一有源區(qū)電極接觸孔31a與所述第二有源區(qū)電極接觸孔高壓32a之間的高阻多晶硅場板41a與位于所述第一深槽電極接觸孔高壓32a與第三有源區(qū)電極接觸孔31b之間的高阻多晶硅場板41a’具有相同的寬度LI，在所述第三有源區(qū)電極接觸孔31b與所述第二深槽電極接觸孔32b之間的高阻多晶硅場板41b與在所述第二深槽電極接觸孔32b與所述第三有源區(qū)電極接觸孔31c之間的高阻多晶硅場板41b’具有相同的寬度L2，在所述第三有源區(qū)電極接觸孔31c與所述第三深槽電極接觸孔32c之間的高阻多晶硅場板41c與在所述第三深槽電極接觸孔32c與所述第四有源區(qū)電極接觸孔31d之間的高阻多晶硅場板41c’具有相同的寬度L3，所述多晶硅寬度滿足關系LI < L2 < L3。當在高壓區(qū)域加電壓信號時，通過高阻多晶硅的分壓作用使得各電極接觸孔都具有一定的電位，從而達到控制各區(qū)域電壓的目的。所述高壓驅(qū)動電路的隔離結(jié)構制備方法如下
第一步在N型外延層12表面生長一層熱氧化層，再淀積鈍化層，曝光顯影，刻蝕氧化層，經(jīng)高溫退火后，在硅表面生長一層較厚的場氧，從而形成場氧區(qū)域，去掉鈍化層。第二步淀積鈍化層，曝光顯影，去掉表面氧化層，利用各向異性的深槽刻蝕方法刻蝕硅，刻槽深度達到埋氧層表面。去掉鈍化層，高溫條件下生長一層犧牲氧化層，用刻蝕方法去掉犧牲氧化層，然后再生長一層熱氧化層，從而形成深槽側(cè)壁氧化層結(jié)構，去掉鈍化層。第三步在低氣壓下進行化學氣相淀積(LPCVD)重摻雜多晶娃，高溫回流，采用各向異性刻蝕方法回刻多晶娃，去除表面多晶娃，保留在深槽隔離結(jié)構內(nèi)部的多晶硅。第四步再次淀積一層鈍化層，曝光顯影，采用離子注入的方法注入高濃度雜質(zhì)，去掉表面氧化層，再做電極接觸，即形成電極接觸孔，去掉鈍化層。第五步淀積一層高阻多晶硅層，重復淀積鈍化層、曝光顯影步驟，再刻蝕高阻多晶娃，從而形成聞阻多晶娃場板結(jié)構。
·
第六步淀積介質(zhì)隔離氧化層，接觸孔刻蝕，淀積金屬鋁，刻蝕鋁以形成金屬連線，最后進行介質(zhì)鈍化處理。實施例3本發(fā)明所提出的另一種基于絕緣體上硅的高壓隔離結(jié)構，包括P型襯底10，在P型襯底10上設有埋氧層11，在埋氧層11上方是N型外延層12，在N型外延層12上設有表面鈍化層13，在表面鈍化層13上設有高阻多晶硅場板42，N型外延層12中設有高壓電路區(qū)域21和低壓電路區(qū)域23，高壓電路區(qū)域21被雙深槽隔離結(jié)構51所包圍，低壓電路區(qū)域23位于雙深槽隔離結(jié)構51外側(cè)，所述雙深槽隔離結(jié)構51由第一深槽隔離結(jié)構51a、第二深槽隔離結(jié)構51b組成，所述第一深槽隔離結(jié)構51a與高壓電路區(qū)域21相鄰，所述第二深槽隔離結(jié)構51b與低壓電路區(qū)域23相鄰，在所述第一深槽隔離結(jié)構51a與第二深槽隔離結(jié)構51b之間的N型外延層12為中間區(qū)域22，在高壓電路區(qū)域21的N型外延層上設有第一有源區(qū)電極接觸孔33a，在所述中間區(qū)域22a上設有第二有源區(qū)電極接觸孔33b，在低壓電路區(qū)域23的N型外延層上設有第三有源區(qū)電極接觸孔33c，在第一深槽隔離結(jié)構51a上設有第一深槽電極接觸孔34a，在第二深槽隔離結(jié)構51b上設有第二深槽電極接觸孔34b，所述高阻多晶硅場板42的一端與第一有源區(qū)電極接觸孔33a電連接，所述高阻多晶硅場板42的另一端與第三有源區(qū)電極接觸孔33c電連接，并且，所述高阻多晶硅場板42依次與第一深槽電極接觸孔34a、第二有源區(qū)電極接觸孔33b以及第三有源區(qū)電極接觸孔33c電連接。當在高壓區(qū)域加電壓信號時，通過高阻多晶硅的分壓作用使得第一有源區(qū)電極接觸孔33a、第一深槽電極接觸孔34a、第二有源區(qū)電極接觸孔33b、第二深槽電極接觸孔34b以及第三有源區(qū)電極接觸孔33c分別具有一定的電位，從而達到控制各區(qū)域電壓的目的。實施例4 一種基于絕緣體上硅的高壓隔離結(jié)構，包括P型襯底10，在P型襯底10上設有埋氧層11，在埋氧層11上方是N型外延層12，在N型外延層12上設有表面鈍化層13，在表面鈍化層13上設有高阻多晶硅場板43，N型外延層12中設有高壓電路區(qū)域21和低壓電路區(qū)域23，高壓電路區(qū)域21被十深槽隔離結(jié)構52所包圍，低壓電路區(qū)域23位于十深槽隔離結(jié)構52外側(cè)，所述十深槽隔離結(jié)構52由第一深槽隔離結(jié)構52a、第二深槽隔離結(jié)構52b...第九深槽隔離結(jié)構52i以及第十深槽隔離結(jié)構52 j依次排列組成，所述第一深槽隔離結(jié)構52a與高壓電路區(qū)域21相鄰，所述第十深槽隔離結(jié)構52j與低壓電路區(qū)域23相鄰，相鄰深槽隔離結(jié)構之間的N型外延層區(qū)域由內(nèi)向外分別為第一中間區(qū)域222a、第二中間區(qū)域222b...第八中間區(qū)域222h、第九中間區(qū)域222i，在高壓電路區(qū)域21的N型外延層上設有第一有源區(qū)電極接觸孔35a，在第一中間區(qū)域222a、第二中間區(qū)域222b...第八中間區(qū)域222h以及第九中間區(qū)域222i的N型外延層上分別設有第二有源區(qū)電極接觸孔35b、第三有源區(qū)電極接觸孔35c..第九有源區(qū)電極接觸孔35i以及第十有源區(qū)電極接觸孔35j，在低壓電路區(qū)域23的N型外延層上設有第十一有源區(qū)電極接觸孔35k，在第一深槽隔離結(jié)構52a、第二深槽隔離結(jié)構52b...第九深槽隔離結(jié)構52i以及第十深槽隔離結(jié)構52j上分別設有第一深槽電極接觸孔36a、第二深槽電極接觸孔36b...第九深槽電極接觸孔36i以及第十深槽電極接觸孔36j，所述高阻多晶硅場板43的一端與第一有源區(qū)電極接觸孔35a電連接，所述高阻多晶硅場板43的另一端與第十一有源區(qū)電極接觸孔35k電連接，并且，所述高阻多晶硅場板43依次與第一深槽電極接觸孔36a、第二有源區(qū)電極接觸孔35b、第二深槽 電極接觸孔36b、第三有源區(qū)電極接觸孔35c...、第九有源區(qū)電極接觸孔35i、第九深槽電 極接觸孔36i、第十有源區(qū)電極接觸孔35j、第十深槽電極接觸孔36j電連接。當在高壓區(qū)域加電壓信號時，通過高阻多晶硅的分壓作用使得各電極接觸孔都具有一定的電位，從而達到控制各區(qū)域電壓的目的。實施例5 —種基于絕緣體上硅的高壓隔離結(jié)構，包括P型襯底10，在P型襯底10上設有埋氧層11，在埋氧層11上方是N型外延層12，在N型外延層12上設有表面鈍化層13，在表面鈍化層13上設有高阻多晶硅場板44，N型外延層12中設有高壓電路區(qū)域21和低壓電路區(qū)域23，高壓電路區(qū)域21被十五深槽隔離結(jié)構53所包圍，低壓電路區(qū)域23位于十五深槽隔離結(jié)構53外側(cè)，所述十五深槽隔離結(jié)構53由第一深槽隔離結(jié)構53a、第二深槽隔離結(jié)構53b...第十四深槽隔離結(jié)構53n以及第十五深槽隔離結(jié)構53o依次排列組成，所述第一深槽隔離結(jié)構53a與高壓電路區(qū)域21相鄰，所述第十五深槽隔離結(jié)構53o與低壓電路區(qū)域23相鄰，相鄰深槽隔離結(jié)構之間的N型外延層區(qū)域由內(nèi)向外分別為第一中間區(qū)域223a、第二中間區(qū)域223b...第十三中間區(qū)域223m、第十四中間區(qū)域223n，在高壓電路區(qū)域21的N型外延層上設有第一有源區(qū)電極接觸孔37a，在第一中間區(qū)域222a、第二中間區(qū)域222b...第十三中間區(qū)域222m以及第十四中間區(qū)域223n的N型外延層上分別設有第二有源區(qū)電極接觸孔37b、第三有源區(qū)電極接觸孔37c..第十四有源區(qū)電極接觸孔35n以及第十五有源區(qū)電極接觸孔350，在低壓電路區(qū)域23的N型外延層上設有第十六有源區(qū)電極接觸孔35p，在第一深槽隔離結(jié)構53a、第二深槽隔離結(jié)構53b...第十四深槽隔離結(jié)構53n以及第十五深槽隔離結(jié)構53o上分別設有第一深槽電極接觸孔38a、第二深槽電極接觸孔38b...第十四深槽電極接觸孔38n以及第十五深槽電極接觸孔380，所述高阻多晶硅場板44的一端與第一有源區(qū)電極接觸孔37a電連接，所述高阻多晶硅場板44的另一端與第十六有源區(qū)電極接觸孔35p電連接，并且，所述高阻多晶硅場板44依次與第一深槽電極接觸孔38a、第二有源區(qū)電極接觸孔37b、第二深槽電極接觸孔38b、第三有源區(qū)電極接觸孔37c...第十四有源區(qū)電極接觸孔37n、第十四深槽電極接觸孔38n、第十五有源區(qū)電極接觸孔37o以及第十五深槽電極接觸孔38o電連接。當在高壓區(qū)域加電壓信號時，通過高阻多晶硅的分壓作用使得各電極接觸孔都具有一定的電位，從而達到控制各區(qū)域電壓的目的。實施例6 —種基于絕緣體上硅的高壓隔離結(jié)構，包括P型襯底10，在P型襯底10上設有埋氧層11，在埋氧層11上方是N型外延層12，在N型外延層12上設有表面鈍化層13，在表面鈍化層13上設有高阻多晶硅場板45，N型外延層12中設有高壓電路區(qū)域21和低壓電路區(qū)域23，高壓電路區(qū)域21被二十深槽隔離結(jié)構54所包圍，低壓電路區(qū)域23位于二十深槽隔離結(jié)構54外側(cè)，所述二十深槽隔離結(jié)構54由第一深槽隔離結(jié)構54a、第二深槽隔離結(jié)構54b...第十九深槽隔離結(jié)構54s以及第二十深槽隔離結(jié)構54t依次排列組成，所述第一深槽隔離結(jié)構54a與高壓電路區(qū)域21相鄰，所述第二十深槽隔離結(jié)構54t與低壓電路區(qū)域23相鄰 ，相鄰深槽隔離結(jié)構之間的N型外延層區(qū)域由內(nèi)向外分別為第一中間區(qū)域224a、第二中間區(qū)域224b...第十八中間區(qū)域224r、第十九中間區(qū)域224s，在高壓電路區(qū)域21的N型外延層上設有第一有源區(qū)電極接觸孔39a，在第一中間區(qū)域224a、第二中間區(qū)域224b...第十八中間區(qū)域224r以及第十九中間區(qū)域223s的N型外延層上分別設有第二有源區(qū)電極接觸孔3%、第三有源區(qū)電極接觸孔39c..第十九有源區(qū)電極接觸孔39s以及第二十有源區(qū)電極接觸孔39t，在低壓電路區(qū)域23的N型外延層上設有第二十一有源區(qū)電極接觸孔39u，在第一深槽隔離結(jié)構54a、第二深槽隔離結(jié)構54b...第十九深槽隔離結(jié)構54s以及第二十深槽隔離結(jié)構52t上分別設有第一深槽電極接觸孔40a、第二深槽電極接觸孔40b...第十九深槽電極接觸孔40s以及第二十深槽電極接觸孔40t，所述高阻多晶硅場板45的一端與第一有源區(qū)電極接觸孔39a電連接，所述高阻多晶硅場板45的另一端與第二十一有源區(qū)電極接觸孔39u電連接，并且，所述高阻多晶硅場板45依次與第一深槽電極接觸孔40a、第二有源區(qū)電極接觸孔3%、第二深槽電極接觸孔40b、第三有源區(qū)電極接觸孔39c...第十九有源區(qū)電極接觸孔37s、第十九深槽電極接觸孔40s、第二十有源區(qū)電極接觸孔39t、第二十深槽電極接觸孔40t電連接。當在高壓區(qū)域加電壓信號時，通過高阻多晶硅的分壓作用使得各電極接觸孔都具有一定的電位，從而達到控制各區(qū)域電壓的目的。
權利要求
1.一種基于絕緣體上硅的高壓隔離結(jié)構，包括p型襯底(10)，在P型襯底(10)上設有埋氧層(11)，在埋氧層(11)上方是N型外延層(12)，在N型外延層(12)上設有表面鈍化層(13)，N型外延層(12)中設有高壓電路區(qū)域(21)和低壓電路區(qū)域(23)，高壓電路區(qū)域(21)被多深槽隔離結(jié)構(50)所包圍，低壓電路區(qū)域(23)位于多深槽隔離結(jié)構(50)外側(cè)，所述多深槽隔離結(jié)構(50)由2 20個深槽隔離結(jié)構組成，其特征在于，在表面鈍化層(13)上設有高阻多晶硅場板，在高壓電路區(qū)域(21)和低壓電路區(qū)域(23)的N型外延層上分別電連接有高壓區(qū)電極接觸孔和低壓區(qū)電極接觸孔，在各個相鄰的深槽隔離結(jié)構之間的N型外延層及各個深槽隔離結(jié)構上分別電連接有電極接觸孔，所述高阻多晶硅場板的一端與高壓區(qū)電極接觸孔電連接，所述高阻多晶硅場板的另一端與低壓區(qū)電極接觸孔電連接，并且，所述高阻多晶硅場板按照由內(nèi)向外的順序依次與各個電極接觸孔電連接。
2.根據(jù)權利要求I所述的基于絕緣體上硅的高壓隔離結(jié)構，其特征在于，設在表面鈍化層(13)上的高阻多晶硅場板為高阻多晶硅場板(41)，所述多深槽隔離結(jié)構(50)由第一深槽隔離結(jié)構(50a)、第二深槽隔離結(jié)構(50b)及第三深槽隔離結(jié)構(50c)組成，所述第一深槽隔離結(jié)構(50a)與高壓電路區(qū)域(21)相鄰，所述第三深槽隔離結(jié)構(50c)與低壓電路區(qū)域(23)相鄰，所述第二深槽隔離結(jié)構(50b)位于第一深槽隔離結(jié)構(50a)與第三深槽隔離結(jié)構(50c)之間，在所述第一深槽隔離結(jié)構(50a)與第二深槽隔離結(jié)構(50b)之間的N型外延層(12)為第一中間區(qū)域(22a)，在所述第二深槽隔離結(jié)構(50b)與所述第三深槽隔離結(jié)構(50c)之間的N型外延層(12)為第二中間區(qū)域(22b)，設在高壓電路區(qū)域(21)N型外延層上的高壓區(qū)電極接觸孔為第一有源區(qū)電極接觸孔(31a)，設在所述第一中間區(qū)域(22a)上的電極接觸孔為第二有源區(qū)電極接觸孔(31b)，設在所述第二中間區(qū)域(22b)上的電極接觸孔為第三有源區(qū)電極接觸孔(31c)，設在低壓電路區(qū)域(23)的N型外延層上的低壓區(qū)電極接觸孔為第四有源區(qū)電極接觸孔(31d)，設在第一深槽隔離結(jié)構(50a)上的電極接觸孔為第一深槽電極接觸孔(32a)，設在第二深槽隔離結(jié)構(50b)上的電極接觸孔為第二深槽電極接觸孔(32b)，設在第三深槽隔離結(jié)構(50c)上的電極接觸孔為第三深槽電極接觸孔(32c)，所述高阻多晶硅場板(41)依次與第一深槽電極接觸孔(32a)、第二有源區(qū)電極接觸孔(31b)、第二深槽電極接觸孔(32b)、第三有源區(qū)電極接觸孔(31c)以及第三深槽電極接觸孔(32c)電連接。
3.根據(jù)權利要求2所述的基于絕緣體上硅的高壓隔離結(jié)構，其特征在于，在位于所述第一有源區(qū)電極接觸孔(31a)與所述第二有源區(qū)電極接觸孔高壓(32a)之間的高阻多晶硅場板(41a)和位于所述第一深槽電極接觸孔高壓(32a)與第三有源區(qū)電極接觸孔(31b)之間的高阻多晶硅場板(41a’ )具有相同的寬度LI，在所述第三有源區(qū)電極接觸孔(31b)與所述第二深槽電極接觸孔(32b)之間的高阻多晶硅場板(41b)和在所述第二深槽電極接觸孔(32b)與所述第三有源區(qū)電極接觸孔(31c)之間的高阻多晶硅場板(41b’ )具有相同的寬度L2，在所述第三有源區(qū)電極接觸孔(31c)與所述第三深槽電極接觸孔(32c)之間的高阻多晶硅場板(41c)和在所述第三深槽電極接觸孔(32c)與所述第四有源區(qū)電極接觸孔(31d)之間的高阻多晶硅場板(41c’ )具有相同的寬度L3，所述多晶硅寬度滿足關系LI< L2 < L3。
全文摘要
一種基于絕緣體上硅的高壓隔離結(jié)構，包括在絕緣體上硅結(jié)構中的N型外延層上設有表面鈍化層，N型外延層中設有高壓電路區(qū)域、多深槽隔離結(jié)構以及低壓電路區(qū)域，高壓電路區(qū)域被多深槽隔離結(jié)構所包圍，所述多深槽隔離結(jié)構由2～20個深槽隔離結(jié)構組成，其特征在于，在表面鈍化層上設有高阻多晶硅場板，在高壓電路區(qū)域和低壓電路區(qū)域的N型外延層上均電連接有電極接觸孔，在各個相鄰的深槽隔離結(jié)構之間的N型外延層及各個深槽隔離結(jié)構上均電連接有中間電極接觸孔，所述高阻多晶硅場板的兩端分別與高、低壓區(qū)中的電極接觸孔電連接，并且，所述高阻多晶硅場板按照由內(nèi)向外的順序依次與各個電極接觸孔電連接。
文檔編號H01L21/762GK102683262SQ20121013373
公開日2012年9月19日 申請日期2012年4月28日 優(yōu)先權日2012年4月28日
發(fā)明者孫偉鋒, 時龍興, 林顏章, 祝靖, 錢欽松, 陸生禮 申請人:東南大學