碳化硅mosfet單元結(jié)構(gòu)和用于形成碳化硅mosfet單元結(jié)構(gòu)的方法
【專利摘要】在一個(gè)實(shí)施例中，本發(fā)明包括包含單獨(dú)的MOSFET單元的MOSFET。每個(gè)單元包括U形阱（228）（P型）和在阱之內(nèi)形成的兩個(gè)平行的源極（260）（N型）。多個(gè)源極橫檔（262）（摻雜N的）在多個(gè)位置連接源極（260）。在兩個(gè)橫檔（262）之間的區(qū)域包括體（252）（P型）。這些特征形成于N型外延層（220）上，該N型外延層（220）形成于N型襯底（216）上。接觸（290）延伸跨過(guò)并且接觸多個(gè)源極橫檔（262）和體（252）。柵極氧化物和柵極接觸覆蓋在第一阱的腿和第二鄰近阱的腿上，響應(yīng)于柵極電壓使導(dǎo)電型反轉(zhuǎn)。MOSFET包括多個(gè)這些單元來(lái)獲得期望的低溝道電阻。通過(guò)在制造過(guò)程的幾個(gè)狀態(tài)利用自對(duì)準(zhǔn)技術(shù)來(lái)形成單元區(qū)域。
【專利說(shuō)明】碳化硅MOSFET單元結(jié)構(gòu)和用于形成碳化硅MOSFET單元結(jié)構(gòu)的方法
【技術(shù)領(lǐng)域】
[0001]本文提出的實(shí)施例通常涉及碳化硅(SiC)金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)單元結(jié)構(gòu)和用于形成SiC MOSFET的方法。
【背景技術(shù)】
[0002]在傳統(tǒng)的橫向MOSFET中，電流沿著摻有第二導(dǎo)電型的材料的狹窄溝道水平地從源極流動(dòng)至漏極(源極和漏極區(qū)域都摻有第一導(dǎo)電型的材料)。施加至覆蓋在溝道上的柵極接觸的電壓使溝道的導(dǎo)電型反轉(zhuǎn)而允許多數(shù)載流子從源極流動(dòng)至漏極。因?yàn)闇系朗仟M窄的，所以傳統(tǒng)的M0SFETS具有小的漏極電流和相應(yīng)的較低的額定功率。
[0003]功率(高電流)M0SFETS使用許多不同的裝置幾何結(jié)構(gòu)來(lái)增加裝置的最大電流和額定功率。這些裝置具有從大約IA至200A的額定電流和從大約IW到大于500W的額定功率。典型的功率MOSFET不是橫向裝置。相反，電流從裝置的頂面上的源極區(qū)域垂直地流動(dòng)至底面上的漏極區(qū)域。這個(gè)垂直的溝道配置允許在比橫向MOSFET更小的區(qū)域中封裝更多的溝道(和更多的M0SFETS)。單個(gè)芯片(die)能夠攜帶比水平(橫向)M0SFET元件更多的并行垂直MOSFET元件。
[0004]有三種類型的所謂的垂直MOSFET:平面雙擴(kuò)散型、溝槽柵極型以及柱形柵極型。各配置具有惟一的配置和制造方法。
[0005]在平面雙擴(kuò)散型中，載流子(NM0S裝置中的電子)沿著裝置的頂面從第一摻雜區(qū)域(源極)流經(jīng)體區(qū)域中的溝道，并然后向下轉(zhuǎn)向底面上的第二摻雜區(qū)域(漏極)。柵極位于覆蓋在溝道上的裝置的頂面上。除了漏極和源極區(qū)域以外，體/溝道區(qū)域由導(dǎo)電型相反的材料構(gòu)成。這些平面雙擴(kuò)散型的垂直MOSFET具有比它們的橫向?qū)Φ任锔叩碾娏魅萘俊?br> [0006]在溝槽柵極型MOSFET中，在從裝置的頂面垂直地或接近垂直地向下延伸的溝槽中形成柵極。沿著溝槽的側(cè)壁形成溝道區(qū)域。源極和漏極區(qū)域能夠放置在半導(dǎo)體塊的頂面上或布置在該塊的對(duì)面的表面上。溝槽柵極型裝置是有利的，因?yàn)樗鼈儽却怪彪p擴(kuò)散型MOSFET占據(jù)更少的表面面積并且因此享有更高的裝置密度。柱形柵極型裝置是溝槽柵極型裝置的相反物。
[0007]提高半導(dǎo)體裝置性能和增加裝置密度(每單位面積更多裝置)一直是并且將一直是半導(dǎo)體工業(yè)的重要目標(biāo)。通過(guò)將單獨(dú)的裝置制作得更小和更加緊密地封裝裝置來(lái)增加裝置密度。將更多的裝置封裝至同樣的面積或甚至更好地封裝至更小的面積，這允許更高水平的系統(tǒng)集成以及在功率M0SFETS的情況下的增加的電流容量。因?yàn)闇系篱L(zhǎng)度在傳統(tǒng)的橫向MOSFET中消耗相當(dāng)大的空間，所以垂直溝道節(jié)約了相當(dāng)大的空間。
[0008]當(dāng)降低裝置尺寸(也稱為特征尺寸或設(shè)計(jì)規(guī)則，并且典型地涉及柵極掩模尺寸)來(lái)更緊密地封裝裝置時(shí)，用于形成裝置的方法和它們的構(gòu)成元件必須適應(yīng)更小的特征尺寸。但是縮小裝置尺寸遇到了某些制造限制，尤其關(guān)于光刻過(guò)程。此類裝置的制造者因此有時(shí)轉(zhuǎn)向使用自對(duì)準(zhǔn)技術(shù)來(lái)形成多種裝置特征。[0009]圖1示出在柵極氧化物16的各邊上具有兩個(gè)源極接觸(歐姆接觸)14的簡(jiǎn)單的現(xiàn)有技術(shù)的垂直NM0SFET 10。柵極接觸(contact)18覆蓋在柵極氧化物16上。在P-阱24A中形成N+源極區(qū)域20。P-阱24A的延伸包括P+區(qū)域24B。源極接觸14將N+源極區(qū)域20的每個(gè)與最近的P+區(qū)域24B短接。在下文中，用于對(duì)多種MOSFET區(qū)域進(jìn)行摻雜的摻雜劑可稱為第一或第二導(dǎo)電型的摻雜劑，其中第一導(dǎo)電型的摻雜劑能夠?yàn)棣切蛽诫s劑或P型摻雜劑，并且類似地，第二導(dǎo)電型的摻雜劑能夠?yàn)棣切蛽诫s劑或P型摻雜劑。
[0010]N-外延漂移層26如圖所示那樣布置，并且N+襯底28布置在N-外延層26下面。在N+襯底28上形成漏極接觸30。
[0011]在柵極-源極電壓大于柵極-源極閾值電壓時(shí)(其為裝置的特性)，在P-阱24之內(nèi)的溝道區(qū)域24Α是反轉(zhuǎn)的。自由電子然后從源極區(qū)域20流經(jīng)反轉(zhuǎn)的溝道區(qū)域24Α并且沿著大體地由參考字符40指示的路徑垂直地向下流動(dòng)至漏極30。因?yàn)閭鲗?dǎo)溝道比在傳統(tǒng)的橫向MOSFET中的寬得多，電流能夠更大，所以允許垂直MOSFET (VM0SFET)以功率MOSFET所要求的電流和功率電平起作用。NM0SFETS幾乎通用于高功率MOSFET應(yīng)用中。
[0012]為增加垂直功率MOSFET的電流容量，單獨(dú)的MOSFET單元(例如，包括在圖1中示出的垂直MOSFET 10的單元)的幾何圖案形成于襯底上并且M0SFETS并聯(lián)連接。單獨(dú)的單元可為諸如正方形的或六邊形的封閉圖形的形狀，或它們可布置在平行的縱向條紋(stripe)中。通常，由于它們的操作特性和幾何結(jié)構(gòu)，并聯(lián)連接的功率M0SFETS具有相等的漏極電流。實(shí)際上，這個(gè)特征允許M0SFETS的并聯(lián)連接。
[0013]分別在圖2和3示出布置在一系列平行的縱向條紋中的、現(xiàn)有技術(shù)的單元幾何圖案的俯視圖和截面圖。在圖2中示出僅僅兩個(gè)鄰近的M0SFETS 38和39。在M0SFETS 38和39之間的邊界由鄰近的柵極接觸條紋40L和40R來(lái)限定，柵極接觸條紋40L和40R —起限定柵極40。單元38的最左的邊界由柵極條紋44L限定，并且單元39的最右的邊界由柵極條紋46R限定。然而，柵極條紋44L和柵極條紋44R僅僅包括它們相應(yīng)的柵極的一半，因?yàn)榱硪粋€(gè)柵極條紋(未示出)鄰近柵極條紋44L和44R的每一個(gè)。
[0014]繼續(xù)圖2，單元38的內(nèi)部包括源極條紋52L和54L以及中間體條紋56L。單元39的內(nèi)部包括源極條紋58R和60R以及中間體條紋62R。源極條紋52L、54L、58R和60R以及體區(qū)域56L和62R連接至未示出的相應(yīng)接觸。如圖3所示，體區(qū)域62R在源極區(qū)域58R和60R之下延伸，并且體區(qū)域56L在源極區(qū)域52L和54L之下延伸。
[0015]通過(guò)施加電壓至相應(yīng)的柵極接觸40R和46R的動(dòng)作，在區(qū)域70R和72R處的體區(qū)域62R內(nèi)形成溝道。通過(guò)施加電壓至相應(yīng)的柵極40L和44L，在位置80L和82L處的體區(qū)域56L中形成溝道。體區(qū)域和源極區(qū)域可被短路以防止導(dǎo)通寄生雙極型晶體管(在結(jié)處形成)。
[0016]繼續(xù)圖3，柵極氧化物層90L、92L、94R和96R位于相應(yīng)的柵極接觸44L、40L、40R和46R下面。N-外延層90和襯底94位于所示的多種摻雜區(qū)域下面。漏極接觸99布置在所示的背面或底面。
[0017]施加電壓至柵極接觸44L、40L、40R和46R使溝道區(qū)域82L、80L、70R和72R反轉(zhuǎn)而允許載流子從源極區(qū)域54L、52L、58R和60R經(jīng)過(guò)反轉(zhuǎn)的溝道區(qū)域流動(dòng)至漏極接觸99。
[0018]溝道電阻是在MOSFET中的源極和漏極之間的整個(gè)通態(tài)電阻的最大的分量之一，稱為RdsW。其它的電阻分量因?yàn)槿缦碌脑蛟诔霈F(xiàn)在垂直或功率MOSFET中:源極接觸電阻、穿過(guò)源極的電子的橫向流動(dòng)的電阻、溝道電阻、通過(guò)沿著P-阱區(qū)域之間的表面電流路徑的狹窄溝道的JFET電阻、跨過(guò)N-外延區(qū)域的電阻(當(dāng)電流垂直地流動(dòng)時(shí)它展開(kāi))、當(dāng)電流垂直地流過(guò)N+襯底時(shí)的襯底電阻以及最終漏極接觸電阻。溝道電阻分量能夠?yàn)橛糜?200伏特的SiC裝置的Rds_的多達(dá)大約40%，這是部分地由于在SiC中的反轉(zhuǎn)層的較差的遷移率而產(chǎn)生的。因此可希望短的溝道和高的溝道密度。
[0019]溝道電阻直接與在(反轉(zhuǎn)的)溝道之內(nèi)的載流子的遷移率有關(guān)。對(duì)于硅M0SFET，載流子的遷移率大約為200cm2/V-s。對(duì)于碳化硅，遷移率下降至大約20cm2/V-s。因此碳化硅材料具有更高的溝道電阻。為了克服碳化硅的這個(gè)缺點(diǎn)，需要使溝道非常短并且緊密地封裝它們來(lái)增加每單位面積的垂直溝道數(shù)量。在裝置之內(nèi)的垂直溝道并聯(lián)連接并且表現(xiàn)得類似于并聯(lián)電阻器，因此，這個(gè)降低了功率MOSFET的整個(gè)溝道電阻。在單位面積中能夠擠進(jìn)越多的溝道，則并聯(lián)連接的MOSFET溝道的電阻越小。
[0020]盡管碳化硅有更大的溝道電阻，但是它提供了超過(guò)硅功率MOSFET的某些優(yōu)點(diǎn)。這些優(yōu)點(diǎn)是超過(guò)Si的SiC的固有材料特性的結(jié)果，包括更寬的帶隙(3.2 eV)、更高的電壓擊穿強(qiáng)度(2.2 MV/cm)和更高的熱導(dǎo)電性r3W/cm-K)。但是與SiC材料的使用相關(guān)的處理問(wèn)題(包括差的SiC-氧化物界面和柵極氧化物的過(guò)早擊穿)，不利于這種材料廣泛用于商業(yè)裝置。
[0021]多種制造過(guò)程和裝置結(jié)構(gòu)用來(lái)提供功率MOSFET裝置(其中的一些在上面已經(jīng)描述)的精確的和可靠的區(qū)域。然而，尤其當(dāng)特征尺寸縮小和對(duì)準(zhǔn)容限變得更加難以滿足時(shí)，需要繼續(xù)改善。但是自對(duì)準(zhǔn)技術(shù)提供了精確的和可重復(fù)的裝置結(jié)構(gòu)并且因此增加了裝置的產(chǎn)量。因此在縮小特征尺寸的同時(shí)使用自對(duì)準(zhǔn)技術(shù)允許裝置封裝得更緊密。縮小單元尺寸減少了溝道長(zhǎng)度，降低導(dǎo)通狀態(tài)的溝道電阻(Rds_)。

【發(fā)明內(nèi)容】

[0022]在一個(gè)實(shí)施例中，方法包括，在第一材料層之內(nèi)形成阱，該阱在XY橫截平面內(nèi)具有大致U形，第一材料層摻雜第一導(dǎo)電型，阱摻雜第二導(dǎo)電型，以及在U形阱的直立腿(upright leg)之間的中間區(qū)域摻雜第一導(dǎo)電型；在中間區(qū)域之內(nèi)形成第一和第二源極，第一和第二源極沿X方向隔開(kāi)并且摻雜第一導(dǎo)電型；在中間區(qū)域之內(nèi)形成體區(qū)域，體區(qū)域在第一和第二源極之間并且摻雜第二導(dǎo)電型；在中間區(qū)域之內(nèi)形成源極橫檔(rung)；其中，形成第一和第二源極、形成體區(qū)域以及形成源極橫檔各包括采用自對(duì)準(zhǔn)技術(shù)，其進(jìn)一步包括掩蔽第一和第二源極、掩蔽連接第一和第二源極的橫檔區(qū)域并且反面摻雜(counterdoping)暴露區(qū)域?yàn)榈诙?dǎo)電型；其中，體區(qū)域布置在兩個(gè)連續(xù)的源極橫檔之間，各源極橫檔沿X方向延伸并且源極橫檔沿Z方向隔開(kāi)，各源極橫檔在沿著第一和第二源極的不同的位置處連接第一和第二源極；并且確定源極橫檔面積和體區(qū)域面積的比例來(lái)控制在源極橫檔和體區(qū)域之間的接觸電阻。
[0023]在另一個(gè)實(shí)施例中，提供了半導(dǎo)體裝置。半導(dǎo)體裝置包括至少第一和第二半導(dǎo)體單元，其各包含沿Z方向延伸的材料區(qū)域，所述區(qū)域沿X方向隔開(kāi)；第一和第二半導(dǎo)體單元各包括:襯底；襯底的第一表面上的漏極接觸；襯底的第二表面上的外延層，第二表面在第一表面對(duì)面,外延層摻雜第一摻雜劑類型；第一摻雜區(qū)域，從外延層的上表面沿Y方向延伸并且摻雜第二摻雜劑類型；第一和第二源極，沿X方向隔開(kāi)，布置在第一摻雜區(qū)域之內(nèi)并且摻雜第一摻雜劑類型，第一和第二源極相對(duì)于第一摻雜區(qū)域以自對(duì)準(zhǔn)的方式形成；在第一摻雜區(qū)域中的源極橫檔，各源極橫檔在沿著第一和第二源極的不同位置處連接第一和第二源極，源極橫檔與第一摻雜區(qū)域相交替并且相對(duì)于第一和第二源極以自對(duì)準(zhǔn)方式形成，源極橫檔包括第一摻雜劑類型的摻雜劑；并且其中，響應(yīng)于源極橫檔的接觸電阻和第一摻雜區(qū)域的接觸電阻，源極橫檔的面積和第一摻雜區(qū)域的面積是可獨(dú)立地確定的。
【專利附圖】

【附圖說(shuō)明】
[0024]圖1描繪現(xiàn)有技術(shù)的功率MOSFET ；
圖2和圖3描繪包括以條紋配置取向的多個(gè)單獨(dú)的單元的現(xiàn)有技術(shù)的功率MOSFET的相應(yīng)的頂視圖和截面圖；
圖4描繪功率MOSFET結(jié)構(gòu)的截面圖；
圖5、是示出在連續(xù)的過(guò)程步驟期間圖4的功率MOSFET的多種特征的形成的透視圖； 圖10描繪用于描述本文提出的實(shí)施例的坐標(biāo)系統(tǒng)。
[0025]標(biāo)號(hào)說(shuō)明
【權(quán)利要求】
1.一種方法，包括: 在第一材料層(110)之內(nèi)形成阱(114/115)，所述阱(114/115)在XY橫截平面內(nèi)具有大致U形，所述第一材料層(110)摻雜第一導(dǎo)電型，所述阱(114/115)摻雜第二導(dǎo)電型，以及所述U形阱(114/115)的直立腿之間的中間區(qū)域(118/119)摻雜第一導(dǎo)電型； 在所述中間區(qū)域(118/119)之內(nèi)形成第一和第二源極(122/123/124/125)，所述第一和第二源極(122/123/124/125)沿X方向隔開(kāi)并且摻雜所述第一導(dǎo)電型； 在所述中間區(qū)域(118/119)之內(nèi)形成體區(qū)域(118/119)，所述體區(qū)域(118/119)在所述第一和第二源極(122/123/124/125)之間并且摻雜第二導(dǎo)電型； 在所述中間區(qū)域(118/119)之內(nèi)形成源極橫檔(262)； 其中，形成所述第一和第二源極(122/123/124/125)、形成所述體區(qū)域(118/119)以及形成所述源極橫檔(262)各包括采用自對(duì)準(zhǔn)技術(shù)，其進(jìn)一步包括:掩蔽所述第一和第二源極(122/123/124/125)、掩蔽連接所述第一和第二源極(122/123/124/125)的橫檔區(qū)域(262)以及反面摻雜暴露區(qū)域?yàn)榈诙?dǎo)電型； 其中，體區(qū)域(252)布置在兩個(gè)連續(xù)的源極橫檔(262)之間，每個(gè)源極橫檔(262)沿所述X方向延伸并且所述源極橫檔(262)在所述Z方向隔開(kāi)，各源極橫檔(262)在沿著所述第一和第二源極(122/123/124/125/260)的不同位置處連接所述第一和第二源極(122/123/124/125/260);以及 確定源極橫檔(262)面積和體區(qū)域(252)面積的比例以控制在所述源極橫檔(262)和所述體區(qū)域(252)之間的接觸電阻。
2.根據(jù)權(quán)利要求1所述的方法，還包括: 在襯底(108)的第一表面之上形成漏極接觸(104),所述襯底(108)摻雜第一導(dǎo)電型；以及 在所述襯底(108)的第二表面上形成外延層(110)，所述第一表面在所述第二表面的對(duì)面，所述外延層(108)摻雜第一導(dǎo)電型，所述外延層(110)包括所述第一材料層(110)。
3.根據(jù)權(quán)利要求2所述的方法，其中形成所述阱(114/115)包括: 在所述外延層(110/220)的上表面之上形成平行隔開(kāi)的第一和第二掩模(224/225)，中心線在所述第一和第二掩模(224/225)之間沿Z方向延伸；以及 利用第二導(dǎo)電型的摻雜劑反面摻雜在所述第一和第二掩模(224/225)之間的所述外延層(110/220)的暴露區(qū)域，來(lái)形成從所述外延層(110/220)的所述上表面沿Z方向并沿Y方向延伸的所述阱(114/115)。
4.根據(jù)權(quán)利要求3所述的方法，其中，形成所述第一和第二源極122/123/124/125/260)、形成所述體區(qū)域(252)以及形成所述源極橫檔(262)，包括: 形成鄰近所述相應(yīng)的第一和第二掩模(224/225)的第一和第二墊片(232)，所述第一和第二墊片(232)覆蓋在所述阱(114/115)的相應(yīng)的邊緣區(qū)域上，所述中心線在所述第一和第二墊片(232)之間； 利用所述第一導(dǎo)電型的摻雜劑反面摻雜在所述第一和第二墊片(232)之間的所述阱(114/115)的暴露區(qū)域來(lái)形成第二材料層； 形成第三毯狀掩模； 在所述第三掩模(240 )之上形成多個(gè)抗蝕劑條紋(244 )，各抗蝕劑條紋(244 )沿所述X方向延伸，并且所述多個(gè)抗蝕劑條紋沿所述Z方向隔開(kāi)； 從所述第三掩模(240)形成第一和第二墊片延伸(250),所述第一和第二墊片延伸(250)鄰近所述相應(yīng)的第一和第二墊片(232)，所述中心線在所述第一和第二墊片延伸之間； 利用所述第二導(dǎo)電型的摻雜劑反面摻雜在所述第一和第二墊片延伸(250)之間的所述第二材料層的暴露區(qū)域，來(lái)形成由所述第一和第二墊片延伸(250)界定的體區(qū)域和兩個(gè)連續(xù)的抗蝕劑條紋(244)； 其中，在形成所述體區(qū)域(252)之后，在所述第一和第二墊片延伸(250)之下的區(qū)域包括所述第一導(dǎo)電型的所述相應(yīng)的第一和第二源極(260);以及 其中，在所述多個(gè)抗蝕劑條紋(244)之下的區(qū)域各包括具有所述第一導(dǎo)電型的摻雜劑的源極橫檔(262)，其中，各源極橫檔(262)在沿著所述第一和第二源極(260)的不同的位置處連接所述第一和第二源極(260 )。
5.根據(jù)權(quán)利要求1所述的方法，其中，所述第一和所述第二導(dǎo)電型的所述摻雜劑分別包括N導(dǎo)電型的摻雜劑和P導(dǎo)電型的摻雜劑，或分別包括P導(dǎo)電型的摻雜劑和N導(dǎo)電型的摻雜劑。
6.根據(jù)權(quán)利要求1所述的方法，其中，響應(yīng)于所述源極橫檔(262)的接觸電阻和所述體區(qū)域(252)的所述接觸電阻，各源極橫檔(262)的所述面積和各體區(qū)域(252)的所述面積的比例是可確定的。
7.根據(jù)權(quán)利要求1所述的方法，其中，形成所述接觸(290)包括形成與所述源極橫檔(262)和所述體區(qū)域(252)接觸的鎳層，以及形成在所述鎳層之上的鋁層。
8.一種半導(dǎo)體裝置，包括: 各包括沿Z方向延伸的材料區(qū)域的至少第一和第二半導(dǎo)體單元，所述區(qū)域在X方向隔開(kāi)； 所述第一和所述第二半導(dǎo)體單元各包括: 襯底(108)； 在所述襯底(108)的第一表面上的漏極接觸(104)； 在所述襯底(108)的第二表面上的外延層(110)，所述第二表面在所述第一表面的對(duì)面，所述外延層(108)摻雜第一摻雜劑類型； 第一摻雜區(qū)域(118/119)，從所述外延層(110)的上表面沿Y方向延伸并且摻雜第二摻雜劑類型； 第一和第二源極(122/123)，沿所述X方向隔開(kāi)，布置在所述第一摻雜區(qū)域(118/119)之內(nèi)，并且摻雜所述第一摻雜劑類型，所述第一和第二源極(122/123)相對(duì)于所述第一摻雜區(qū)域(118/119)以自對(duì)準(zhǔn)的方式形成； 源極 橫檔(262)，在所述第一摻雜區(qū)域(118/119)中，各源極橫檔(262)在沿著所述第一和第二源極(122/123)的不同的位置處連接所述第一和第二源極(122/123)，所述源極橫檔(262)與第一摻雜區(qū)域(118/119/252)相交替并且相對(duì)于所述第一和第二源極(122/123)以自對(duì)準(zhǔn)的方式形成，所述源極橫檔(262)包括所述第一摻雜劑類型的摻雜劑；并且 其中，響應(yīng)于所述源極橫檔(262)的接觸電阻和所述第一摻雜區(qū)域(118/119/262)的接觸電阻，所述源極橫檔(262)的面積和所述第一摻雜區(qū)域(118/119/252)的面積是可獨(dú)立地確定的。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中，所述第一摻雜區(qū)域(118/119/252)包括: 阱(228)，在所述第一半導(dǎo)體單元中的所述第一和第二源極(122/123/124/125)之間延伸，所述阱(228)摻雜所述第二摻雜劑類型； 體(252)，在所述阱(228)的中心區(qū)域之內(nèi)并且摻雜所述第二摻雜劑類型； 利用第三掩模(240)形成所述阱(228)和所述體(252)來(lái)使所述阱(228)相對(duì)于所述體(252)自對(duì)準(zhǔn)； 并且 其中，在所述半導(dǎo)體裝置的操作期間，在所述第一半導(dǎo)體單元的所述阱(115A)的端部區(qū)域和在所述第二半導(dǎo)體單元的所述阱(114B)的接近端部區(qū)域形成溝道(142)。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中，響應(yīng)于所述源極橫檔(262)的接觸電阻和所述第一摻雜區(qū)域(252)的所述接觸電阻，所述源極橫檔(262)的所述面積和所述第一摻雜區(qū)域(252)的所述面積的比例是可確定的。
【文檔編號(hào)】H01L29/06GK103794477SQ201210423325
【公開(kāi)日】2014年5月14日 申請(qǐng)日期:2012年10月30日 優(yōu)先權(quán)日:2012年10月30日
【發(fā)明者】S.D.阿瑟, K.馬托查, P.桑維克, Z.斯塔姆, P.羅西, J.麥克馬洪 申請(qǐng)人:通用電氣公司