技術(shù)特征：
1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括芯片、引線框架和連接結(jié)構(gòu)；所述引線框架包括第一焊盤；所述芯片包括第二焊盤；一個(gè)所述第二焊盤通過一個(gè)所述連接結(jié)構(gòu)與一個(gè)所述第一焊盤連接，所述連接結(jié)構(gòu)包括兩條以上相互并聯(lián)的鍵合線，通過調(diào)整所述連接結(jié)構(gòu)中鍵合線之間的距離,使所述連接結(jié)構(gòu)的電感值等于目標(biāo)電感值。2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述第一焊盤的尺寸大于或者等于80微米×120微米；所述第二焊盤的尺寸大于或者等于80微米×120微米。3.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，每個(gè)所述鍵合線的材料、直徑和長(zhǎng)度均相同。4.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述連接結(jié)構(gòu)包括三條以上相互并聯(lián)的鍵合線，所述連接結(jié)構(gòu)中相鄰兩條所述鍵合線之間的距離不相等。5.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述鍵合線的材料為銅或者金。6.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述芯片為射頻芯片。7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述引線框架還包括管芯墊和引線；所述第一焊盤位于所述管芯墊外圍，所述芯片與所述第二焊盤相對(duì)面與所述管芯墊粘合；所述引線與所述第一焊盤連接。8.一種芯片封裝方法，其特征在于，包括：確定連接結(jié)構(gòu)的目標(biāo)電感值，并提供芯片、引線框架和連接結(jié)構(gòu)，所述引線框架包括第一焊盤，所述芯片包括第二焊盤，所述連接結(jié)構(gòu)包括兩條以上鍵合線；將每條所述鍵合線的一端與一個(gè)所述第一焊盤連接，將每條所述鍵合線的另一端與一個(gè)所述第二焊盤連接，且所述鍵合線相互并聯(lián)；計(jì)算或者測(cè)量連接結(jié)構(gòu)的電感值；若所述連接結(jié)構(gòu)的電感值不等于所述目標(biāo)電感值，調(diào)整連接結(jié)構(gòu)中鍵合線之間的距離，直至連接結(jié)構(gòu)的電感值等于所述目標(biāo)電感值。9.如權(quán)利要求8所述的芯片封裝方法，其特征在于，所述第一焊盤的尺寸大于或者等于80微米×120微米；所述第二焊盤的尺寸大于或者等于80微米×120微米。10.如權(quán)利要求8所述的芯片封裝方法，其特征在于，所述鍵合線的材料、直徑和長(zhǎng)度均相同。