技術(shù)總結(jié)
一種芯片封裝結(jié)構(gòu)和芯片封裝方法。芯片封裝結(jié)構(gòu)包括芯片、引線框架和連接結(jié)構(gòu)；引線框架包括第一焊盤；芯片包括第二焊盤；一個第二焊盤通過一個連接結(jié)構(gòu)與一個第一焊盤連接，連接結(jié)構(gòu)包括兩條以上相互并聯(lián)的鍵合線，且連接結(jié)構(gòu)的電感值等于目標電感值。芯片封裝方法包括：確定連接結(jié)構(gòu)的目標電感值，并提供芯片、引線框架和連接結(jié)構(gòu)，引線框架包括第一焊盤，芯片包括第二焊盤，連接結(jié)構(gòu)包括兩條以上鍵合線；將每條鍵合線的一端與第一焊盤連接，另一端與第二焊盤連接；計算或者測量連接結(jié)構(gòu)的電感值；若連接結(jié)構(gòu)的電感值不等于目標電感值，調(diào)整連接結(jié)構(gòu)中鍵合線的位置，直至連接結(jié)構(gòu)的電感值等于目標電感值。本發(fā)明所形成芯片封裝結(jié)構(gòu)的性能好。

技術(shù)研發(fā)人員：黎坡
受保護的技術(shù)使用者：上海華虹宏力半導(dǎo)體制造有限公司
文檔號碼：201310371229
技術(shù)研發(fā)日：2013.08.22
技術(shù)公布日：2017.04.26