專利名稱：高壓金屬氧化物硅場效應晶體管(mosfet)結(jié)構及其制造方法
技術領域：
本發(fā)明涉及一種功率金屬氧化物硅場效應晶體管(此后稱之為“MOSFET”)結(jié)構及其制造方法，特別涉及一種高壓MOSFET結(jié)構及其制造方法，能夠獲得高擊穿電壓，具有小得足以適于相當大功率IC的面積，并提供金屬場板。(metal fieldplate)以減小電阻率。
由于功率MOSFET與其它功率元件相比有極好的開關速度，和具有對于低于300(V)的較低耐壓元件其電阻低這樣一個特性，所以將高電壓橫向功率MOSFET作為超大規(guī)模集成電路的功率元件已越來越倍受關注。
一般所用的功率元件有雙擴散MOSFET(DMOSFET)、絕緣柵雙極晶體管(IGBT)、雙極晶體管等等，但用于低壓的互補金屬氧化物半導體(CMOS)VLSI和用于高壓(10V至500V)的元件，已研制出橫向雙擴散MOSFET(此后稱之為LDMOSFET)作為最有效的元件。


圖1(A)示出了一種廣泛用于相當大功率IC的一般LDMOSFET的剖面結(jié)構。下面簡要說明所述LDMOSFET的制造方法首先，用外延生長法或擴散形成阱的工藝，在硅襯底13上制作防止任何高壓的漂移區(qū)11，用局部硅氧化工藝在溝道(8)和漏(10)之間的襯底表面上形成場氧化膜(4)。
然后，在包括所述場氧化膜(4)的整個襯底表面上生長作柵絕緣膜的氧化膜，之后，在所述氧化膜上淀積了多晶硅膜后，進行POCl3擴散，形成n+多晶硅膜。
此后，用光敏掩模選擇腐蝕所述n+多晶硅膜，形成多晶硅柵(1)，自對準源側(cè)上的多晶硅柵后，進行p型雜質(zhì)離子注入和再擴散，結(jié)果，形成雙擴散阱(或p阱)。
下一步，在所述多晶硅柵(1)的右側(cè)和左側(cè)的指定部分和p-區(qū)，離子注入n型雜質(zhì)，形成源(6)和漏(10)，在所述源(6)上形成光敏掩模后，通過離子注入p型雜質(zhì)，在鄰近所述源(6)的區(qū)域形成體接觸5。
然后，在包括所述多晶硅柵1的襯底上淀積氧化膜和絕緣膜，在900至1000℃進行回流，平面化該氧化膜的表面，同時激活離子注入的雜質(zhì)。
然后，利用形成接觸孔的掩模，腐蝕氧化膜，形成接觸孔，以露出所述源(6)的指定部分及體接觸(5)和漏的指定部分，在包括所述接觸孔的整個氧化膜表面之上淀積金屬膜，并對其進行選擇性腐蝕，形成金屬引線，例如，分別形成源極2和漏極3。
最后，在包括所述源和漏極2和3的氧化膜的整個表面上，淀積一層例如用作保護元件的鈍化層的氧化膜的絕緣膜，并開出隨后作焊盤的孔，從而完成元件的制造。
因此，對于n溝道高壓LDMOSFET，當所加電壓高于閾值電壓時，溝道區(qū)8中形成反型層(inversion layer)，若此時在漏極3端加高于源極2端的電壓，則電子從源6供給溝道8，通過場氧化膜4下部中的表面漂移區(qū)9，到達漏10，于是產(chǎn)生電流。
盡管可以在芯片中的高端驅(qū)動器(HSD)、低端驅(qū)動器(LSD)和H-電橋電路中以多種方式使用所述元件，而且容易制造，但仍存在缺點，例如，由于LDMOSFET自身結(jié)構的溝道區(qū)中摻雜濃度不均勻而導致的亞閾值斜率很大，使得閾值電壓升高，還使溝道附近的漂移區(qū)中的硅襯底表面出現(xiàn)擊穿現(xiàn)象。
圖1B示出了一種減弱表面場(RESURF)LDMOSFET，其中如圖1A所示的LDMOSFET的性能得到了改進。
用外延生長法或阱形成法在襯底上形成的圖1A所示LMOSFET的漂移區(qū)，使之包括源、漏和場氧化膜4形成于其中的各部分，相比之下如圖1B所示，通過離子注入和再擴散或形成外延層，在氧化膜4和漏形成于其中的各部分中，接使各部分與所述D-阱7鄰近的方式，形成漂移區(qū)，使其面積最小，以利用RESURF原理。
按所述法形成元件是為了改善硅襯底表面擊穿現(xiàn)象和電阻，這些是圖1A所示LDMOSFET的問題。該方法的優(yōu)點是通過形成作為阱型或外延層的漂移區(qū)，獲得高擊穿電壓和低電阻，且具有最小面積。
然而，這種元件的缺點是只可用作LSD，因為p型襯底12與源和主體接觸5相連，并且它是DMOS結(jié)構，所以，勢必會因溝道摻雜濃度不均勻而具有高閾值電壓。
圖1C示出了RESURF延長漏型MOSFET(EDMOSFET)，用于改進這種LDMOSFET的閾值電壓特性，消除RESURF LDMOSFET的缺點對元件應用范圍的限制。
如圖1A和1B所示，所述元件無D-阱(或p-阱)。
由于溝道區(qū)的摻雜濃度均勻，所以可降低閾值電壓，為了獲得任何所期望的閾值電壓，可通過調(diào)節(jié)對溝道區(qū)8的離子注入，把閾值電壓調(diào)節(jié)至期望值，象低壓MOSFET一樣。
因此，對于n溝高壓RESURF EDMOSFET，把加到漏極3端的最高電壓加到漂移區(qū)11，把某一電壓加到溝道區(qū)8。這種情況下，當把高于閾值電壓的電壓加到多晶硅柵1時，在溝道區(qū)8中形成反型層，當把低于漏極3端的電壓加到源極2端時，電子從源6通過溝道8和漂移區(qū)11流到漏10。
然而，據(jù)O.K.Kwon等人的報道(“Optimized 60 V lateral DMOS Device forVLSI Power Applications”1991 Symposium on VLSI Technology，Oiso，Japan，pp.115-116)上述元件仍存在問題，由于已通過溝區(qū)8的電子在場氧化膜下流動越過表面漂移區(qū)9，電流通道發(fā)生畸變，勢必造成高電阻。
因此，本發(fā)明的目的是提供一種高壓MOSFET結(jié)構及其制造方法，通過在金屬電極形成過程中形成金屬場板，在最小的面積中實現(xiàn)高擊穿電壓和低電阻。
實現(xiàn)上述目的的本發(fā)明高壓MOSFET的第一結(jié)構包括半導體襯底；形成于所述襯底中的第一和第二導電阱；形成于所述第一和第二導電阱之間的襯底上的隔離膜；形成于其上形成了所述第一和第二導電阱的襯底表面上的柵；分別形成于所述第一和第二導電阱中以便與所述柵一個邊緣的下部相連的漂移區(qū)；分別形成于所述漂移區(qū)中的漏；分別形成于所述第一和第二導電阱中以便與所述柵的另一邊緣的下部相連且有降壓擴散區(qū)的源；分別形成于所述第一和第二導電阱中，且和形成于有降壓擴散區(qū)的所述源的一側(cè)上的體接觸(body contact)；形成于包括所述柵和隔離膜的襯底上的第一絕緣膜，其上形成有暴露源和漏的表面的接觸孔；分別形成于包括所述接觸孔的第一絕緣膜的指定部位的源/漏極；分別置于所述漂移區(qū)中和柵上的第一絕緣膜上的場板，它形成于所述源/漏極之間，且與它們隔開；及形成于包括所述源/漏極和場板的第一絕緣膜上的第二絕緣膜。
實現(xiàn)上述發(fā)明目的本發(fā)明高壓MOSFET的第二結(jié)構包括半導體襯底；形成于所述襯底中的第一和第二導電阱；形成于所述第一和第二導電阱之間的襯底上的隔離膜；形成于其上分別形成了所述第一和第二導電阱的襯底上的柵；按彼此隔開一定距離的形式，分別形成于所述第一導電阱中，以便與所述柵的兩邊緣的下部相連的第一和第二漂移區(qū)；按彼此隔開一定距離的形式，分別形成于所述第二導電阱中，以便與所述柵的兩邊緣的下部相連的第一和第二漂移區(qū)；分別形成于在第一和第二導電阱中形成的第一和第二漂移區(qū)中的源/漏；分別們形成于所述第一和第二導電阱中，且形成于第一和第二漂移區(qū)之間的帶有隔離膜的每側(cè)邊上的體接觸；形成于包括所述柵和絕緣膜的襯底上的第一絕緣膜，其上形成有暴露源/漏和體接觸的表面的接觸孔；分別形成于包括所述接觸孔的第一絕緣膜的指定部位的源/漏極；分別置于第一絕緣膜中及所述漂移區(qū)和柵之上的第一和第二場板，它們形成于所述源/漏極之間，以便與源/漏極隔開；及形成于包括所述源/漏極及第一和第二場板的第一絕緣膜上的第二絕緣膜。
實現(xiàn)上述發(fā)明目的本發(fā)明高壓MOSFET的第三結(jié)構包括半導體襯底；形成于所述襯底中的第一導電阱；形成于所述第一導電阱形成于其上的襯底表面上的柵；形成于所述第一導電阱中，以便與所述柵一個邊緣的下部相連的漂移區(qū)；形成于所述漂移區(qū)中的漏；形成于所述導電阱中以便與所述柵的另一邊緣的下部相連、有降壓擴散區(qū)的源；形成于所述第一導電阱中，且形成在所述具有降壓擴散區(qū)的所述源的一側(cè)上的體接觸；形成于包括所述柵的襯底上的第一絕緣膜，其上形成有暴露源和漏的表面的接觸孔；形成于包括所述接觸孔的第一絕緣膜的指定部位的源/漏極；分別置于所述漂移區(qū)和所述柵上的第一絕緣膜上的場板，所述場板形成于它們之間，以便與它們隔開；及形成于包括所述源/漏極和場板的第一絕緣膜上的第二絕緣膜。
實現(xiàn)上述發(fā)明目的本發(fā)明高壓MOSFET的第四結(jié)構包括半導體襯底；形成于所述襯底中的第一導電阱；形成于所述第一導電阱形成于其上的襯底表面上的柵；以彼此隔開一定距離的方式形成于所述第一導電阱中，以便與所述柵的兩個邊緣的下部相連的第一和第二漂移區(qū)；形成于所述導電阱中的第一和第二漂移區(qū)中的源/漏；分別形成于所述第一導電阱中及第一和第二漂移區(qū)之間帶有隔離膜的每側(cè)上的體接觸；形成于包括所述柵和隔離膜的襯底上的第一絕緣膜，其上形成有暴露源和漏及體接觸的表面的接觸孔；形成于包括所述接觸孔的第一絕緣膜的指定部位的源/漏極；分別置于所述漂移區(qū)和所述柵上的第一絕緣膜上的第一和第二場板，它們形成于所述源/漏極之間，以便與它們隔開；及形成于包括所述源/漏極及所述第一和第二場板的第一絕緣膜上的第二絕緣膜。
同時，實現(xiàn)所述目的的本發(fā)明高壓MOSFET的第一制造方法包括下列步驟在半導體襯底中形成第一和第二導電阱；在所述導電阱中分別形成漂移區(qū)；在所述第一和第二導電阱之間的襯底表面上生長隔離膜；形成柵絕緣膜；在所述第一和第二導電阱上的柵絕緣膜上形成柵；在與所述柵鄰近部分中的漂移區(qū)中形成低濃度n和p型摻雜區(qū)；在所述第一和第二導電阱中形成降壓擴散區(qū)；在所述第一和第二導電阱中的降壓擴散區(qū)的一側(cè)上形成具有體接觸的源/漏；在包括所述柵和隔離膜的整個襯底表面上形成有接觸孔的絕緣膜，以便暴露源/漏表面；在所述絕緣膜上形成金屬膜；及利用掩模腐蝕所述金屬膜，形成源/漏極和金屬場板。
實現(xiàn)所述目的的本發(fā)明的高壓MOSFET的第二制造方法包括下列步驟在半導體襯底中形成第一和第二導電阱；在所述第一導電阱中形成第一和第二p型漂移區(qū)；在所述第二導電阱中形成第一和第二n型漂移區(qū)；在所述第一和第二導電阱之間的襯底表面上生長隔離膜；在所述第一和第二p型漂移區(qū)及所述第一和第二n型漂移區(qū)的兩邊緣上生長氧化膜；形成柵絕緣膜；在所述第一和第二n型漂移區(qū)之間的柵絕緣膜上和在所述第一和第二p型漂移區(qū)之間的柵絕緣膜上形成柵；在鄰近所述柵的部分中的第一和第二p型漂移區(qū)中及在第一和第二n型漂移區(qū)中形成n和p型低濃度摻雜區(qū)；在所述第一和第二p型漂移區(qū)及所述第一和第二n型漂移區(qū)中形成源/、漏區(qū)；同時在氧化膜的兩邊形成體接觸；在包括所述柵和隔離膜的整個襯底表面上形成有接觸孔的絕緣膜，以便暴露源/漏區(qū)和體接觸的表面；在所述絕緣膜上形成金屬膜；及利用掩模腐蝕所述金屬膜，形成源/漏極及第一和第二金屬場板。
實現(xiàn)所述目的的本發(fā)明高壓MOSFET的第三制造方法包括下列步驟在半導體襯底中形成第一導電阱；在所述第一導電阱中形成漂移區(qū)；在所述漂移區(qū)形成于其上的襯底上形成柵絕緣膜，然后于其上形成柵；在鄰近所述柵的部分中的漂移區(qū)中形成低濃度n或p型摻雜區(qū)；在所述第一導電阱中形成降壓擴散區(qū)；形成于所述第一導電阱中的降壓擴散區(qū)中的一側(cè)上且有體接觸的源/漏；在包括所述柵的整個襯底表面上形成帶有接觸孔的絕緣膜，以便暴露源/漏表面；在所述絕緣膜上形成金屬膜；及利用掩模腐蝕所述金屬膜，形成源/漏極和金屬場板。
實現(xiàn)所述目的的本發(fā)明高壓MOSFET的第四制造方法包括下列步驟在半導體襯底中形成第一導電阱；在所述第一導電阱中形成第一和第二漂移區(qū)；在所述第一和第二漂移區(qū)的兩邊緣上生長氧化膜；形成柵絕緣膜；在所述第一和第二漂移區(qū)之間的柵絕緣膜上形成柵；在鄰近所述柵的部分中的第一和第二漂移區(qū)中及形成低濃度n或p型摻雜區(qū)；在所述第一和第二漂移區(qū)中形成源/、漏區(qū)，同時在氧化膜的兩側(cè)形成體接觸；在包括所述柵的整個襯底表面上形成有接觸孔的絕緣膜，以便暴露源/漏區(qū)和體接觸表面；在所述絕緣膜上形成金屬膜；及利用掩模腐蝕所述金屬膜，形成源/漏極及第一和第二金屬場板。
按所述結(jié)構制造的元件具有已有RESURF EDMOSFET所具有的優(yōu)點，并且可以防止場氧化膜導致的電流通道的畸變。
下面參照各附圖詳細說明本發(fā)明的優(yōu)選實施例。
圖1A至1C展示了常規(guī)技術的相當大功率IC的MOSFET的剖面結(jié)構，其中圖1A是LDMOSFET結(jié)構；圖1B是RESURF LDMOSFET結(jié)構的剖面圖；圖1C是RESURF EDMOSFET結(jié)構的剖面圖；圖2A和2B展示了本發(fā)明的RESURF EDMOSFET結(jié)構，其中圖2A是n溝RESURF EDMOSFET結(jié)構的剖面圖；圖2B是p溝RESURF EDMOSFET結(jié)構的剖面圖；圖3A至3N是表示圖2所示的RESURF EDMOSFET的制造方法的工藝流程圖；圖4A和4B是如圖2所示的在RESURF EDMOSFET上形成或不形成金屬場板的情況下，加到漏和源之間的高至最大電壓的電壓分布比較圖；其中圖4A是形成有金屬場板的情況下(擊穿電壓為101.5V和加到漏的電壓為100V的情況下)的到最大擊穿電壓的等勢線；圖4B是沒有形成金屬場板的情況下(擊穿電壓為68V和加到漏的電壓為70V的情況下)的到最大擊穿電壓的等勢線；圖5A和5B是如圖2所示的在RESURF EDMOSFET上形成或不形成金屬場板的情況下，電流通道的比較圖；其中圖5A是在形成有金屬場板情況下，把與柵相同的電壓加到金屬場板時的電流通道；圖5B在沒有形成金屬場板情況下的電流通道；圖6是展示本發(fā)明的n溝雙向ESURF EDMOSFET的結(jié)構的剖面圖；圖7A至7E表示如圖6所示的n溝雙向RESURF EDMOSFET的制造方法的工藝流程圖。
對于理想的功率MOSFET，應產(chǎn)生完美的REUSRF效應(襯底表面場減弱現(xiàn)象)以便以最小的面積實現(xiàn)最大擊穿電壓，對于電阻來說，應使之接近理想值，只有在電流通道不存在畸變時，才能產(chǎn)生完美的REUSRF效應。
然而，由于在實際制造元件時必須兼顧擊穿電壓和電阻，所以很難按同時實現(xiàn)擊穿電壓最大而電阻最小的方式進行設計。
本發(fā)明考慮到這些問題提出了RESURF EDMOSFET的一種新結(jié)構，該結(jié)構能在最小的面積上具有最大的擊穿電壓，而且能夠通過消除電流通道畸變實現(xiàn)低電阻，集已有的LDMOSFET、RESURF LDMOSFET和RESURF EDMOSFET的優(yōu)點于一身。
這種RESURF EDMOSFET的新結(jié)構的特點在于，用金屬形成場板，而無需附加工藝，可調(diào)節(jié)到保持低閾值電壓，并且可用于各種應用電路。
圖2A和2B分別示出了具有所述特性的n溝和p溝結(jié)構的RESURFEDMOSFET。
下面將參照圖3A到3H所示的工藝流程，具體說明實際在半導體襯底上實施所述n溝和p溝結(jié)構的方法，。
如圖3A所示，首先在作為半導體襯底13的n型或p型硅襯底上形成氮化物硬掩模，使其上將要形成n阱21的那部分襯底表面暴露出來，利用所述掩模，離子注入n型雜質(zhì)。在其上將要形成n阱的那部分襯底表面上生長場氧化膜后，除去所述氮化物硬掩模，露出將要在其上形成p阱12的那部分襯底表面，利用所述場氧化膜作掩模，在襯底的暴露部分離子注入p型雜質(zhì)，此后，在這種狀態(tài)下進行再擴散，形成作為有源阱的n阱21和p阱12，然后，除去所述場氧化膜。
由于場氧化膜是在形成n阱21的工藝過程中生長的，在所述圖中看起來硅襯底表面不均勻，所以要進行腐蝕生長場氧化膜的那部分硅襯底區(qū)的步驟。
然后，如圖3B所示，形成掩模，使所述p阱12表面指定部分暴露出來，此后，把n型雜質(zhì)離子注入到該暴露部分，然后除去所述掩模。
隨后，形成掩模，使所述n阱21表面指定部分暴露出來，此后，把p型雜質(zhì)離子注入到該暴露部分，然后，除去所述掩模。此時，在適當?shù)臏囟群蜁r間條件下，進行再擴散，以形成最高電壓將加于其上的漂移區(qū)11、20。因此，在所述p阱12處形成了n型漂移區(qū)11，在所述n阱21處形成了p型漂移區(qū)20。
然后，如圖3C所示，形成約400埃厚的薄熱氧化膜c，以隔離元件，在其上淀積氮化物膜，此后，用掩模腐蝕鄰近所述p和n阱12和21的那部分氮化物膜，然后，用該氮化物膜作掩模，進行n溝場停止離子注入(n-Channel field stop ion-injection)。
然后，用LOCOS法生長場氧化膜a，并除去所述氮化物膜。在該工藝中，同時激活n溝場停止離子注入?yún)^(qū)，在所述場氧化膜a的下部形成p+區(qū)，所以它可以電隔離n和p溝元件。
如圖3D和3E所示，用光敏膜b作掩模，進行調(diào)節(jié)閾值電壓Vt的離子注入，然后，去除在所述p+區(qū)中形成在隔離元件的場氧化膜的左邊和右邊的光敏膜b，并除去薄場氧化膜c。圖3D示出了調(diào)節(jié)n溝元件的閾值電壓的離子注入工藝，圖3E示出了調(diào)節(jié)p溝元件的閾值電壓的離子注入工藝。
然后，在隔離元件的場氧化膜的左邊和右邊的襯底表面上通過熱氧化處理生長柵場氧化膜22。
形成了柵場氧化膜22后，形成p型漂移區(qū)20的硼分凝到所述場氧化膜22中，這導致了表面上雜質(zhì)濃度的下降。此時，形成n阱21的磷擴散到雜質(zhì)濃度低的區(qū)域，所以p型漂移區(qū)20發(fā)生變形。同理，在n型漂移區(qū)11中，形成p阱12的硼分凝到所述場氧化膜22中，所以表面上的p阱12的雜質(zhì)濃度變低。因此， n型漂移區(qū)11中的磷擴散到該區(qū)，發(fā)生了累積現(xiàn)象。
在這種狀態(tài)下，在所述柵場氧化膜22上淀積了多晶硅后，通過進行POCl3摻雜，形成n+多晶硅，然后，用掩模腐蝕形成n+多晶硅柵1。
如圖3F所示，在包括所述n+多晶硅柵1的場氧化膜22上形成掩模層(在圖中，由斜線標出的部分)，暴露了形成于n型漂移區(qū)11上鄰近柵1的一邊的場氧化膜22的指定部分，通過在所述柵的邊緣處的自對準的方法形成n型輕摻雜漂移區(qū)23，把低濃度n型雜質(zhì)離子注入進該暴露部分，然后，除去所述掩模。
然后，如圖3G所示，在包括所述n+多晶硅柵1的場氧化膜22上形成掩模層(在圖中，由斜線標出的部分)，暴露形成于p型漂移區(qū)21上的鄰近柵1側(cè)的場氧化膜22的指定部分，在把低濃度p型雜質(zhì)離子注入進該暴露部分自對準形成p型LD漂移區(qū)24后，除去所述掩模。
然后，如圖3H所示，在鄰近柵1的一邊另外擴散形成n和p型漂移區(qū)11、20。
以這種方式形成雙漂移區(qū)目的是防止由于在工藝過程中的沒對準而造成不合格元件的任何引發(fā)因素，例如，所述柵1與每個漂移區(qū)11、20之間的短路等等現(xiàn)象。由于上述先進的工藝，與任何已存在的元件相比，可極大地縮短柵1的長度。
這正是在形成已有元件的長度時考慮由于工藝誤差而造成的不合格元件因素的原因，而根據(jù)本發(fā)明所形成的漂移區(qū)經(jīng)雙擴散工藝形成或多或少水平方向的延伸長度可能會由于工藝誤差而引起的增量使柵的長度減小。
例如，本發(fā)明提出的RESURF EDMODFET，可以形成長在1.2-1.5μm長度的柵，對于100V元件，元件尺寸的減小使得該元件在系統(tǒng)中所占面積極大減少。
為了抑制由寄生雙極晶體管引起的閂鎖現(xiàn)象，在與p溝元件的n-多晶硅柵1自對準后，首先用掩模以高能離子注入高濃度n型雜質(zhì)，然后，在與n溝元件的n-多晶硅柵1自對準后，用掩模以高能離子注入高濃度p型雜質(zhì)，最后，在激活它們后，分別在n阱21中形成隱埋n+區(qū)16，和在p阱12中形成隱埋p+區(qū)7，如圖3I所示。
隨后，如圖3J所示，在包括n-多晶硅柵1的襯底13的整個表面上形成掩模(圖中，斜線標出的部分)，腐蝕該掩模，使隱埋的n+區(qū)16、隱埋的p+區(qū)7和n型漂移區(qū)11上的那部分場氧化膜表面暴露出來，如該圖所示，離子注入所述暴露部分，形成n+源/漏，然后除去所述掩模。
然后，如圖3K所示，包括n+多晶硅柵1的襯底13的整個表面上形成新的掩模(圖中，斜線標出的部分)，腐蝕該掩模，使隱埋的n+區(qū)16、隱埋的p+區(qū)7和p型漂移區(qū)20表面上的那部分場氧化膜表面暴露出來，如該圖所示，離子注入所述暴露部分，形成p+源/漏，然后除去所述掩模。
然后，如圖3L所示，激活所述離子注入?yún)^(qū)。結(jié)果，在p+隱埋區(qū)7中形成了具有與其一側(cè)鄰近的p+型體接觸5的n+SOS6，在n型漂移區(qū)11中形成了n+型漏10，而在隱埋的n+16中形成了具有與其一側(cè)鄰近的n+體接觸14的p+型源15，在p型漂移區(qū)21中形成了p+型漏19。即，在所述p阱12中形成了n溝，在所述n阱20中形成了p溝。
然后，如圖3M所示，在包括所述柵的襯底整個襯底表面上淀積了作為絕緣膜的硅場氧化膜25，并利用掩模對其進行腐蝕暴露出了源和漏的指定部分后，形成接觸孔。隨后，在包括接觸孔的硅場氧化膜25整個表面上淀積形成電極的金屬膜，選擇腐蝕之，于是形成源/漏極2/3和金屬場板4a。
最后，如圖3N所示，在包括所述源極/漏極2/3和金屬場板4a的硅場氧化膜25的整個表面上，淀積作為鈍化膜的場氧化膜26，腐蝕掉焊盤上的場氧化膜，從而完成該全部工藝過程。
在這種情況下，所述高壓EDMOSFET的應用擊穿電壓為20V-600V，這可通過在適當條件下改變阱摻雜的分布、漂移區(qū)摻雜的分布、漂移區(qū)和柵的長度來實現(xiàn)。
另一方面，甚至由單阱模式也可以實施所述制造方法，而不必是上述的雙阱模式，除只選擇地形成一個阱外，其它工藝與圖3所所示的相同，這里不再贅述。
下面說明由這一系列工藝制造的RESURF EDMOSFET的工作情況，但由于n和p溝RESURF EDMOSFET的工作原理是相同的，這里只說明n溝RESURFEDMOSFET的工作情況。
n溝RESURF EDMOSFET的工作情況如下給n+多晶硅柵1加高于閾值的電壓，給漏極3端加比源極2端高的電壓，此時，電子從源6通過溝道區(qū)8和漂移區(qū)的部分9a流入漏10，沒有使電流通道畸變。在該過程中，金屬場板4a防止了在靠近漏10一側(cè)的柵端發(fā)生任何擊穿現(xiàn)象，所述元件使擊穿電壓提高，給金屬場板4a加任何適當?shù)碾妷?，皆可改善漂移區(qū)中的電流通道，這得益于電阻的改善。
例如，對于利用上述結(jié)構的100Vn溝EDMOSFET的最佳設計，擊穿電壓是101.5V，電阻是1.14Ωm cm2，已被實驗結(jié)果證明了的這一切表明乃是迄今為止已報道的橫向功率元件的最佳特性。
所述RESURF EDMOSFET可以由以下兩種方式驅(qū)動，這取決于使用者要求的特性。一是通過給金屬場板4a加柵電壓， 增加擊穿電壓，同時改善電阻特性；另一種是通過給金屬場板4a加任何指定的不同于柵的電壓的電壓，減小電阻。
圖4A和4B中，彼此相互比較地示出了電壓分布情況，它們分別是在圖2所示的RESURF EDMOSFET中形成有場板和沒形成場板的情況下，把最大擊穿電壓加到元件的源和漏之間時的電壓分布。
圖4A是形成有金屬場板的情況下，當擊穿電壓為101.5V，加到漏的電壓為100V時，到最大擊穿電壓的電壓等勢線。在這種情況下，如該圖所示，最大場向量指向漏側(cè)的多晶硅柵1端的柵場氧化膜，如附圖所示，電壓等勢線連續(xù)向漏區(qū)10擴展。
另一方面，圖4B是沒有形成金屬場板的情況下，擊穿電壓為68V，加到漏的電壓為70V時，到最大擊穿電壓的電壓等勢線。
在這種情況下，如該圖所示，由于沒有金屬場板，等勢線聚集在漏側(cè)的多晶硅柵1端，因此，所有等勢線向漏區(qū)10擴展，所以在漏側(cè)的多晶硅柵1端發(fā)生擊穿。
也即，由所述結(jié)果可知，利用金屬場板可提高擊穿電壓。
圖5A和5B中，示出了形成有金屬場板和沒有形成金屬場板兩種情況下的電流通道。
圖5A示出了形成有金屬場板的情況，其中具體展示了電流通道是如何隨加到金屬場板的適當電壓而變化的。在這種情況下，示出了由于給金屬場板與柵1同時加相同的電壓而在漂移區(qū)中產(chǎn)生的電流通道的形狀。
另一方面，圖5B是沒有形成金屬場板情況下的電流通道。
在圖5A中，當給金屬場板加合適的電壓時，與沒有形成金屬場板的情況相比，圖2中9a部位的電流通道變窄。然而，構成在該金屬場板下的漂移區(qū)中流動的電流的載流子聚集在漂移區(qū)表面，并在此流動，所以，電流通道變短，從而減小了電阻。在n溝元件情況下，給金屬場板上的源加高的正電壓時，在p溝元件情況下，給金屬場板上的源加高的負電壓時，在n溝元件中，大量電子累積在圖2中9a位置處，在p溝元件中，大量空穴累積在此，決定電阻的線性區(qū)中的電流仍然大幅度增加。
不僅可以單向驅(qū)動所述RESURF EDMOSFET，而且可以雙向驅(qū)動。如果希望雙向驅(qū)動，甚至在襯底中源端形成漂移區(qū)便足夠。圖6是這種n溝雙向RESURFEDMOSFET的結(jié)構。如上所述，p溝雙向RESURF EDMOSFET和結(jié)構基本與n溝元件的基本結(jié)構相同，只是所用摻雜劑不同，這里省略了其剖面圖。
由該圖可知，雙向RESURF EDMOSFET的結(jié)構與單向RESURF EDMOSFET原則上基本相同，只是只存在于漏處的漂移區(qū)11也可在源端，所以如果不加區(qū)別地給源或漏加高電壓，其中一端可以作漏極，而另一端作源極。
在這種情況下，由于源沒有固定在體接觸5端，如該圖所示，可利用離子注入任何物質(zhì)，在漂移區(qū)11的兩端分開形成體接觸，例如在所述圖中相當于它的所述p阱中的p+區(qū)。
下面參照圖工藝流程圖7A至7E簡要說明n溝RESURF EDMOSFET的制造方法。p溝RESURF EDMOSFET采取與n溝RESURF EDMOSFET相同的制造方法，這里不再贅述。
為了在p型襯底13中形成插在高壓n溝元件中的有源區(qū)，如圖7A所示，借助p型雜質(zhì)的離子注入和擴散工藝，形成p阱12，然后，再進行n型雜質(zhì)的離子注入和擴散工藝，用掩模在所述p阱12中形成第一和第二n型漂移區(qū)11a/11b.
然后，如圖7B所示，用LOCOS工藝，在第一和第二漂移區(qū)11a/11b的兩邊緣長厚場氧化膜。
此后，如圖7C所示，用熱氧化工藝，在所述場氧化膜之間的襯底上形成柵氧化膜22，在其上淀積多晶硅，借助POCL3摻雜，形成n+多晶硅層，用掩模選擇腐蝕，在第一和第二漂移區(qū)11a/11b之間的襯底上形成柵1。
在這種情況下，當生長柵氧化膜22時，構成p阱的硼滲透到所述場氧化膜中，表面上的p阱摻雜濃度變低，n型漂移區(qū)11中磷擴散到該區(qū)，如上述工藝所述，出現(xiàn)累積現(xiàn)象，所以漂移區(qū)有如圖所示的形狀。
對于p溝元件，由于按相同原理會出現(xiàn)相同現(xiàn)象，所以構成p型漂移區(qū)20的硼滲透到場氧化膜22中，表面的摻雜濃度變低，因此，形成n阱的磷擴散到低摻雜濃度區(qū)，所以在p型漂稱區(qū)發(fā)生如圖3F所示的任何一種形式的畸變。
如圖7D所示，在包括所述n+多晶硅柵的場氧化膜22上形成掩模，但暴露形成在n型漂移區(qū)11上、鄰近于柵1一邊的那部分所述場氧化膜22，在該暴露部分離子注入低濃度n型雜質(zhì)，形成n型輕摻雜(LD)離子注入?yún)^(qū)23，這之后，除去掩模，另外在鄰近柵1一邊上擴散形成n型漂移區(qū)。
如圖7E所示，在所述第一和第二n型漂移區(qū)中離子注入和擴散高濃度n型雜質(zhì)，形成源/漏6/10，在形成于所述第一和第二漂移區(qū)11a/11b兩邊緣上的場氧化膜的兩側(cè)，離子注入和擴散高濃度p型雜質(zhì)，形成p+體接觸5，然后除去，在除所述n+多晶硅柵1的下部以外的部分上的柵場氧化膜。
然后，在包括所述柵1的襯底整個表面上淀硅場氧化膜25作絕緣膜，然后，用掩模腐蝕形成接觸孔，暴露源/漏6/10和p+體接觸5的指定部分。
然后，在包括所述接觸孔的整個襯底表面上淀積形成電極的金屬膜，選擇腐蝕之，形成源極和漏極2和3，及第一和第二金屬場板4a，然后，在包括所述源極2、漏極3及第一和第二金屬場板4a的硅場氧化膜25整個表面上淀積場氧化膜作鈍化膜，從而完成全部工藝過程。
由不同與上述雙阱模式的單阱模式也可以實施所述制造方法，除由圖7所示工藝只選擇地形成一個阱外，其工藝與圖7所所示的相同，這里不再贅述。
如上所述，按照本發(fā)明，(1)在形成金屬引線布線(例如源/漏極)過程中，形成金屬場板，并給它加合適的電壓，所以，無需采用任何分開的形成場板的附加工藝，調(diào)節(jié)它使之保持低閾值電壓；(2)通過消除電流通道畸變，可以獲得低電阻和高擊穿電壓；(3)由于減小了漂移區(qū)的面積和柵長，可以極大地減少元件在系統(tǒng)中所占面積；及(4)與已有元件相比，可以實現(xiàn)能減少芯片中熱量的極可靠的高壓MOSFET。
權利要求
1.一種高壓金屬氧化物硅場效應晶體管(MOSFET)結(jié)構，包括半導體襯底；形成于所述襯底中的第一和第二導電阱；形成于所述第一和第二導電阱之間的襯底上的隔離膜；分別在其中形成了所述第一和第二導電阱的襯底表面上形成的柵；分別形成于所述第一和第二導電阱中，以便與所述柵一個邊緣的下部相連的漂移區(qū)；形成于所述漂移區(qū)中的漏；分別形成于所述第一和第二導電阱中，以便與所述柵的另一邊緣的下部相連的且有掩埋擴散區(qū)源；分別形成于所述第一和第二導電阱中和形成于有掩埋擴散區(qū)的所述源的一側(cè)的體接觸；形成于包括所述柵和隔離膜的襯底上的第一絕緣膜，其上形成有暴露源和漏的表面的接觸孔；分別形成于包括所述接觸孔的第一絕緣膜的指定部位的源/漏極；分別置于形成于所述漂移區(qū)和柵上的第一絕緣膜上的場板，它形成于所述源/漏極之間，以便與它們隔開；及形成于包括所述源/漏極和場板的第一絕緣膜上的第二絕緣膜。
2.如權利要求1所述的高壓MOSFET結(jié)構，其特征在于所述場板包括與所述源/漏極同質(zhì)的金屬。
3.如權利要求1所述的高壓MOSFET結(jié)構，其特征在于所述第一導電阱包括n阱。
4.如權利要求1所述的高壓MOSFET結(jié)構，其特征在于所述第二阱包括p阱。
5.如權利要求1所述的高壓MOSFET結(jié)構，其特征在于所述柵長1.2-1.5μm。
6.一種高壓MOSFET結(jié)構，包括半導體襯底；形成于所述襯底中的第一和第二導電阱；分別在其上分別形成了所述第一和第二導電阱的襯底表面上形成的柵；按彼此隔開一定距離的形式，分別形成于所述第一導電阱中，以便與所述柵的兩邊緣的下部相連的第一和第二漂移區(qū)；按彼此隔開一定距離的形式，分別形成于所述第二導電阱中，以便與所述柵的兩邊緣的下部相連的第一和第二漂移區(qū)；分別形成于在第一和第二導電阱中形成的第一和第二漂移區(qū)中的源/漏；分別形成于所述第一和第二導電阱中，及形成在隔離膜形成于其間的第一和第二漂移區(qū)的每邊的體接觸；形成于包括所述柵和隔離膜的襯底上的第一絕緣膜，其上形成有暴露源/漏和體接觸的表面的接觸孔；分別形成于包括所述接觸孔的第一絕緣膜的指定部位的源/漏極；分別置于形成于所述漂移區(qū)和柵上的第一絕緣膜上的第一和第二場板，它們形成于所述源/漏極之間，以便與源/漏極隔開；及形成于包括所述源/漏極及第一和第二場板的第一絕緣膜上的第二絕緣膜。
7.如權利要求6所述的高壓MOSFET結(jié)構，其特征在于所述第一和第二場板包括與所述源/漏極同質(zhì)的金屬。
8.如權利要求6所述的高壓MOSFET結(jié)構，其特征在于所述第一導電阱包括n阱。
9.如權利要求6所述的高壓MOSFET結(jié)構，其特征在于所述第二阱包括p阱。
10.如權利要求6所述的高壓MOSFET結(jié)構，其特征在于所述柵長1.2-1.5μm。
11.一種高壓MOSFET的結(jié)構包括半導體襯底；形成于所述襯底中的第一導電阱；形成于所述第一導電阱形成于其上的襯底表面上的柵；形成于所述第一導電阱中，以便與所述柵一個邊緣的下部相連的漂移區(qū)；形成于所述漂移區(qū)中的漏；形成于所述導電阱中，以便與所述柵的另一邊緣的下部相連、有掩埋擴散區(qū)的源；形成于所述第一導電阱中，及形成在有掩埋擴散區(qū)的所述源的一側(cè)的體接觸；形成于包括所述柵的襯底上的第一絕緣膜，其上形成有暴露源和漏的表面的接觸孔；形成于包括所述接觸孔的第一絕緣膜的指定部位的源/漏極；分別置于形成于所述漂移區(qū)和所述柵上的第一絕緣膜上的場板，它們形成于源/漏極之間，以便與它們隔開；及形成于包括所述源/漏極及場板的第一絕緣膜上的第二絕緣膜。
12.如權利要求11所述的高壓MOSFET結(jié)構，其特征在于所述場板包括與所述源/漏極同質(zhì)的金屬。
13.如權利要求11所述的高壓MOSFET結(jié)構，其特征在于所述第一導電阱包括n阱或p阱。
14.如權利要求11所述的高壓MOSFET結(jié)構，其特征在于所述柵長1.2-1.5μm。
15.一種高壓MOSFET的結(jié)構包括半導體襯底；形成于所述襯底中的第一導電阱；形成于所述第一導電阱形成于其上的襯底表面上的柵；以彼此隔開一定距離的形式，形成于所述第一導電阱中，以便與所述柵一個邊緣的下部相連的第一和第二漂移區(qū)；形成于所述阱中的第一和第二漂移區(qū)中的源/漏；分別形成于所述第一導電阱中及隔離膜形成于其間的第一和第二漂移區(qū)的每邊的體接觸；形成于包括所述柵和隔離膜的襯底上的第一絕緣膜，其上形成有暴露源和漏及體接觸的表面的接觸孔；形成于包括所述接觸孔的第一絕緣膜的指定部位的源/漏極；分別置于形成于所述漂移區(qū)和所述柵上的第一絕緣膜上的第一和第二場板，它們形成于所述源/漏極之間，以便與它們隔開；及形成于包括所述源/漏極及所述第一和第二場板的第一絕緣膜上的第二絕緣膜。
16.如權利要求15所述的高壓MOSFET結(jié)構，其特征在于所述第一和第二場板包括與所述源/漏極同質(zhì)的金屬。
17.如權利要求15所述的高壓MOSFET結(jié)構，其特征在于所述第一導電阱包括n阱或p阱。
18.如權利要求15所述的高壓MOSFET結(jié)構，其特征在于所述柵長1.2-1.5μm。
19.一種制造高壓MOSFET的方法，包括下列步驟在半導體襯底中形成第一和第二導電阱；在所述導電阱中分別形成漂移區(qū)；在所述第一和第二導電阱之間的襯底表面上生長隔離膜；形成柵絕緣膜；在所述第一和第二導電阱上的柵絕緣膜上形成柵；在與所述柵鄰近的那部分的漂移區(qū)中形成低濃度n和p型摻雜區(qū)；在所述第一和第二導電阱中形成掩埋擴散區(qū)；形成具有形成于所述第一和第二導電阱中的掩埋擴散中一側(cè)上的體接觸的源/漏；在包括所述柵和隔離膜的襯底整個表面上形成有接觸孔的絕緣膜，以便暴露源/漏表面；在所述絕緣膜上形成金屬膜；及利用掩模腐蝕所述金屬膜，形成源/漏極和金屬場板。
20.如權利要求19所述的制造高壓MOSFET的方法，其特征在于在離子注入后，借助擴散p型雜質(zhì)的工藝形成所述第一導電阱。
21.如權利要求19所述的制造高壓MOSFET的方法，其特征在于在離子注入后，借助擴散n型雜質(zhì)的工藝形成所述第二導電阱。
22.如權利要求19所述的制造高壓MOSFET的方法，其特征在于在鄰近所述柵的那部分漂移區(qū)中形成低濃度n和p型雜質(zhì)區(qū)的步驟還包括下列步驟在包括所述柵的絕緣膜的整個表面上形成第一掩模層；腐蝕所述第一掩模層，暴露與柵鄰近一側(cè)的在形成于所述第二導電阱中的漂移區(qū)上、與柵鄰近一側(cè)的指定部分的絕緣膜；與所述柵自對準，把低濃度n型雜質(zhì)離子注入到該暴露部分中，然后，除去所述第一掩模層；在包括所述柵的柵絕緣膜的整個表面上形成第二掩模層；腐蝕所述第二掩模層，暴露在形成于所述第一導電阱中的漂移區(qū)上、與柵鄰近一側(cè)的指定部分的絕緣膜；所述柵自對準，把低濃度p型雜質(zhì)離子注入到該暴露部分中，然后，除去所述第二掩模層；及進行擴散。
23.如權利要求19所述的制造高壓MOSFET的方法，其特征在于形成具有形成于所述第一和第二導電阱中的隱埋擴散區(qū)一側(cè)上的體接觸的源/漏的步驟還包括下列步驟在包括所述柵的絕緣膜整個表面上形成第一掩模層；腐蝕所述第一掩模層，暴露形成于所述第一導電阱中的隱埋擴散區(qū)上的絕緣膜表面和形成于所述第二導電阱中的隱埋擴散區(qū)上的絕緣膜表面的指定部分；把高濃度n型雜質(zhì)離子注入到該暴露部分，然后，除去所述第一掩模層；在包括所述柵的絕緣膜整個表面上形成第二掩模層；腐蝕所述第二掩模層，暴露形成于所述第一導電阱中的隱埋擴散區(qū)上的絕緣膜表面和形成于所述第二導電阱中的隱埋擴散區(qū)上的絕緣膜表面的指定部分；把高濃度p型雜質(zhì)離子注入到該暴露部分，然后，除去所述第二掩模層；及激活所述離子注入?yún)^(qū)。
24.如權利要求19所述的制造高壓MOSFET的方法，其特征在于形成長1.2-1.5μm的柵。
25.如權利要求19所述的制造高壓MOSFET的方法，其特征在于所給述金屬場板加柵電壓，或與柵電壓不同的恒定電壓。
26.如權利要求19所述的制造高壓MOSFET的方法，其特征在于形成所述高壓MOSFET，使擊穿電壓保持在20-600V。
27.一種制造高壓MOSFET的方法，包括下列步驟在半導體襯底中形成第一和第二導電阱；在所述第一導電阱中形成第一和第二p型漂移區(qū)；在所述第二導電阱中形成第一和第二n型漂移區(qū)；在所述第一和第二導電阱之間的襯底表面上生長隔離膜；在所述第一和第二p型漂移區(qū)及所述第一和第二n型漂移區(qū)的兩邊緣生長氧化膜；形成柵絕緣膜；在所述第一和第二n型漂移區(qū)之間和所述第一和第二p型漂移區(qū)之間的柵絕緣膜上形成柵；在與所述柵鄰近的那部分第一和第二p和n型漂移區(qū)中形成低濃度n和p型摻雜區(qū)；在所述第一和第二p和n型漂移區(qū)中形成源/漏區(qū)，同時在氧化膜的兩邊形成體接觸；在包括所述柵和隔離膜的襯底整個表面上形成有接觸孔的絕緣膜，以便暴露源/漏區(qū)和體接觸的表面；在所述絕緣膜上形成金屬膜；及利用掩模選擇腐蝕所述金屬膜，形成源/漏極及第一和第二金屬場板。
28.如權利要求27所述的制造高壓MOSFET的方法，其特征在于在離子注入后，借助擴散p型雜質(zhì)的工藝形成所述第一導電阱。
29.如權利要求27所述的制造高壓MOSFET的方法，其特征在于在離子注入后，借助擴散n型雜質(zhì)的工藝形成所述第二導電阱。
30.如權利要求27所述的制造高壓MOSFET的方法，其特征在于在鄰近所述柵的那部分第一和第二p和n型漂移區(qū)中形成低濃度n和p型雜質(zhì)區(qū)的步驟還包括下列步驟在包括所述柵的絕緣膜的整個表面上形成第一掩模層；腐蝕所述第一掩模層，暴露在所述柵下部的左側(cè)和右側(cè)的第一和第二n型漂移區(qū)中的絕緣膜指定部分；把低濃度n型雜質(zhì)離子注入到該暴露部分，然后，除去所述第一掩模層；在包括所述柵的絕緣膜整個表面上形成第二掩模層；腐蝕所述第二掩模，暴露形成于所述柵下部的左側(cè)和右側(cè)的第一和第二p型漂移區(qū)上的絕緣膜指定部分；把低濃度p型雜質(zhì)離子注入到該暴露部分，然后，除去所述第二掩模層；及進行擴散。
31.如權利要求27所述的制造高壓MOSFET的方法，其特征在于在所述第一和第二p型和n型漂移區(qū)中形成源/漏區(qū)，及同時在場氧化膜的兩側(cè)形成體接觸的步驟還包括下列步驟在包括所述柵的絕緣膜的整個表面上形成第一掩模層；腐蝕所述第一掩模層，暴露所述第一和第二p型漂移區(qū)的表面的指定部分，及形成于第一和第二漂移區(qū)的兩邊緣的場氧化膜左右側(cè)的襯底部表面指定部分；把高濃度p型雜質(zhì)離子注入到該暴露部分，然后，除去所述第一掩模層；在包括所述柵的絕緣膜整個表面上形成第二掩模層；腐蝕所述第二掩模層，暴露所述第一和第二n型漂移區(qū)的表面的指定部分，及形成于第一和第二漂移區(qū)兩邊緣的場氧化膜的左右側(cè)的襯底部表面指定部分；把高濃度n型雜質(zhì)離子注入到該暴露部分，然后，除去所述第二掩模層；及激活所述離子注入?yún)^(qū)。
32.如權利要求27所述的制造高壓MOSFET的方法，其特征在于形成長1.2-1.5μm的柵。
33.如權利要求27所述的制造高壓MOSFET的方法，其特征在于所給述金屬場板加柵電壓，或與柵電壓不同的恒定電壓。
34.如權利要求27所述的制造高壓MOSFET的方法，其特征在于形成所述高壓MOSFET，使擊穿電壓保持在20-600V。
35.一種制造高壓MOSFET的方法，包括下列步驟在半導體襯底中形成第一導電阱；在所述第一導電阱中形成漂移區(qū)；在其上形成有所述漂移區(qū)的襯底上形成柵絕緣膜，然后于其上形成柵；在與所述柵鄰近的那部分漂移區(qū)中形成低濃度n或p型摻雜區(qū)；在所述第一導電阱中形成掩埋擴散區(qū)；形成具有形成于所述第一導電阱中的掩埋擴散區(qū)上的一側(cè)的體接觸的源/漏；在包括所述柵的襯底整個表面上形成帶有接觸孔的絕緣膜，以便暴露源/漏表面；在所述絕緣膜上形成金屬膜；及利用掩模腐蝕所述金屬膜，形成源/漏極和金屬場板。
36.如權利要求35所述的制造高壓MOSFET的方法，其特征在于在離子注入后，借助擴散p或n型雜質(zhì)的工藝形成所述第一導電阱。
37.如權利要求35所述的制造高壓MOSFET的方法，其特征在于在鄰近所述柵的那部分漂移區(qū)中形成低濃度n或p雜質(zhì)區(qū)的步驟還包括下列步驟在包括所述柵的絕緣膜的整個表面上形成掩模層；腐蝕所述掩模層，暴露與在所述漂移區(qū)上的柵鄰近一側(cè)的絕緣膜指定部分；與所述柵自對準，把低濃度n或p型雜質(zhì)離子注入到該暴露部分，然后，除去所述掩模層；及進行擴散。
38.如權利要求35所述的制造高壓MOSFET的方法，其特征在于形成具有形成于在所述第一導電阱中的隱埋擴散區(qū)上一側(cè)的體接觸的源/漏的步驟還包括下列步驟包括所述柵的絕緣膜的整個表面上形成掩模層；腐蝕所述掩模層，暴露所述隱埋擴散區(qū)上的絕緣膜的表面；把高濃度n或p型雜質(zhì)離子注入到該暴露部分，然后，除去所述掩模層；及激活所述離子注入?yún)^(qū)。
39.如權利要求35所述的制造高壓MOSFET的方法，其特征在于形成長1.2-1.5μm的柵。
40.如權利要求35所述的制造高壓MOSFET的方法，其特征在于所給述金屬場氧化膜加柵電壓，或與柵電壓不同的恒定電壓。
41.如權利要求35所述的制造高壓MOSFET的方法，其特征在于形成所述高壓MOSFET，使擊穿電壓保持在20-600V。
42.制造高壓MOSFET的方法包括下列步驟在半導體襯底中形成第一導電阱；在所述第一導電阱中形成第一和第二漂移區(qū)；在所述第一和第二漂移區(qū)的兩邊緣長氧化膜；形成柵絕緣膜；在所述第一和第二漂移區(qū)之間的柵絕緣膜上形成柵；在與所述柵鄰近的那部分第一和第二漂移區(qū)中形成低濃度n或p型摻雜區(qū)；在所述第一和第二漂移區(qū)中形成源、漏區(qū)，同時在氧化膜的兩邊形成體接觸；在包括所述柵的襯底整個表面上形成帶有接觸孔的絕緣膜，以便暴露源/漏區(qū)和體接觸表面；在所述絕緣膜上形成金屬膜；及利用掩模腐蝕所述金屬膜，形成源/漏極及第一和第二金屬場板。
43.如權利要求42所述的制造高壓MOSFET的方法，其特征在于在離子注入后，借助擴散p或n型雜質(zhì)的工藝形成所述第一導電阱。
44.如權利要求42所述的制造高壓MOSFET的方法，其特征在于在鄰近所述柵的那部分第一和第二漂移區(qū)中形成低濃度n或p雜質(zhì)區(qū)的步驟還包括下列步驟在包括所述柵的絕緣膜的整個表面上形成掩模層；腐蝕所述掩模層，暴露所述柵的下部左右側(cè)的第一和第二漂移區(qū)上的指定部分的絕緣膜；把低濃度n或p型雜質(zhì)離子注入到該暴露部分，然后，除去所述掩模層；及進行擴散。
45.如權利要求42所述的制造高壓MOSFET的方法，其特征在于在所述第一和第二漂移區(qū)中形成源/漏區(qū)， 及同時在場氧化膜的兩側(cè)形成體接觸的步驟還包括下列步驟在包括所述柵的絕緣膜的整個表面上形成第一掩模層；腐蝕所述第一掩模層，暴露在形成于所述第一和第二漂移區(qū)的兩邊緣的場氧化膜的左右側(cè)的指定部分襯底表面；把高濃度n或p型雜質(zhì)離子注入到該暴露部分，然后，除去所述第一掩模層；在包括所述柵的絕緣膜整個表面上形成第二掩模；腐蝕所述第二掩模，暴露所述第一和第二漂移區(qū)的表面指定部分，把高濃度n或p型雜質(zhì)離子注入到該暴露部分，然后，除去所述第二掩模層；及激活所述離子注入?yún)^(qū)。
46.如權利要求42所述的制造高壓MOSFET的方法，其特征在于形成長1.2-1.5μm的柵。
47.如權利要求42所述的制造高壓MOSFET的方法，其特征在于所給述金屬場板加柵電壓，或與柵電壓不同的恒定電壓。
48.如權利要求42所述的制造高壓MOSFET的方法，其特征在于形成所述高壓MOSFET，使擊穿電壓保持在20-600V。
全文摘要
一種制造高壓MOSFET的方法，包括在半導體襯底中形成第一和第二導電阱；在所述第一和第二導電阱中分別形成漂移區(qū)；在所述第一和第二導電阱之間的襯底表面上生長隔離膜；形成柵絕緣膜；在第一和第二導電阱上的柵絕緣膜上形成柵；在與所述柵鄰近的那部分漂移區(qū)中形成低濃度n和p型摻雜區(qū)；在所述第一和第二導電阱中形成隱埋擴散區(qū)；形成具有在所述第一和第二導電阱中的隱埋擴散區(qū)一側(cè)的體接觸的源/漏；在包括所述柵和隔離膜的襯底整個表面上形成帶有接觸孔的絕緣膜，以便暴露源/漏表面；在所述絕緣膜上形成金屬膜；及利用掩模腐蝕所述金屬膜，形成源/漏極和金屬場板。
文檔編號H01L29/78GK1155764SQ9612096
公開日1997年7月30日 申請日期1996年12月2日 優(yōu)先權日1995年12月2日
發(fā)明者權五敬, 鄭訓鎬 申請人:Lg半導體株式會社