專利名稱：半導(dǎo)體器件和將內(nèi)部電源提供給半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件和將內(nèi)部電源提供給半導(dǎo)體器件的方法。 具體地，本發(fā)明涉及具有如下構(gòu)造的半導(dǎo)體器件，其中，將外部供給的電源電壓降
壓至內(nèi)部電源電壓，并且內(nèi)部電源被提供給在半導(dǎo)體器件中設(shè)置的各個電路。
背景技術(shù)：
作為半導(dǎo)體器件的示例，存在已知的使用DRAM存儲器單元的半導(dǎo)體存儲器。為了增強每個半導(dǎo)體存儲器的集成度，組成存儲器件的外圍晶體管和外圍電路已經(jīng)被小型化。隨著存儲器器件和外圍晶體管的進一步小型化，能夠被施加給這些器件的電壓被限制為低壓，從而確保高的操作可靠性。另一方面，對作為產(chǎn)品的各個半導(dǎo)體存儲器來說維持兼容性是重要的。因此，即使以傳統(tǒng)的方式從外部供給電源電壓，半導(dǎo)體存儲器也需要精確地進行操作。 例如，在其中提供1.8V的電壓作為外部電源電壓的說明書中，當(dāng)假定依據(jù)可靠性能夠?qū)⒏哌_1. 5V的電源電壓施加給器件時，必須通過使用在半導(dǎo)體存儲器中設(shè)置的降壓電路來將1.8V的外部電源電壓降低至1.5V，并且將由此獲得的電壓提供給存儲器器件和外圍晶體管，以作為內(nèi)部電源電壓。 通過上述降壓電路將要被提供給外圍電路的電壓限制到小電壓，從而除了確保高可靠性的效果之外，還獲得減少各個外圍電路的操作電壓的振幅和減少半導(dǎo)體存儲器的消耗電流的效果。 如上所述，必要的是，半導(dǎo)體器件通過轉(zhuǎn)換從外部供給的電源電壓來生成能夠在內(nèi)部電路中使用的內(nèi)部電源電壓。 當(dāng)降壓電路被整合在半導(dǎo)體器件中時，多個降壓電路被分散在芯片上。 例如，因為半導(dǎo)體存儲器的存儲容量增加，導(dǎo)致芯片尺寸的增加；并且隨著高速操
作已經(jīng)增加外圍電路的消耗電流。 圖11是示出使用DRAM存儲器單元的現(xiàn)有技術(shù)的半導(dǎo)體存儲器1的構(gòu)造的框圖。
半導(dǎo)體存儲器1包括外圍電路10和存儲器核心電路20。半導(dǎo)體存儲器1被提供有輸入/輸出數(shù)據(jù)信號DQ0和DQ1至DQ31、控制信號CE和WE至CLK、地址信號A0和Al至An、電源電壓VDD、以及通過鍵合焊盤的來自于半導(dǎo)體存儲器的外部的接地電壓GND。
作為外圍電路IO，存在被設(shè)置的數(shù)據(jù)控制電路11、命令控制電路12、地址控制電路13、以及數(shù)據(jù)控制電路14。 盡管在圖11中未示出，可以設(shè)置電源控制電路、測試電路等等。 輸入/輸出數(shù)據(jù)信號DQ0至DQ15被輸入至數(shù)據(jù)控制電路11/從數(shù)據(jù)控制電路11
輸出，并且輸入/輸出數(shù)據(jù)信號DQ16至DQ31被輸入至數(shù)據(jù)控制電路14/從數(shù)據(jù)控制電路
14輸出。 存儲器核心電路20包括DRAM存儲器單元陣列25、陣列數(shù)據(jù)相關(guān)電路21、陣列控制相關(guān)電路22、陣列地址相關(guān)電路23、以及陣列數(shù)據(jù)相關(guān)電路24。陣列數(shù)據(jù)相關(guān)電路21、陣列控制相關(guān)電路22、陣列地址相關(guān)電路23、以及陣列數(shù)據(jù)相關(guān)電路24被用于根據(jù)從外圍
電路10接收到的數(shù)據(jù)、命令以及地址來控制DRAM存儲器單元陣列25。 輸入/輸出數(shù)據(jù)信號DQ0至DQ15被輸入至陣列相關(guān)數(shù)據(jù)電路21/從陣列相關(guān)數(shù)
據(jù)電路21輸出，并且輸入/輸出數(shù)據(jù)信號DQ16至DQ31被輸入至陣列相關(guān)數(shù)據(jù)電路24/從
陣列相關(guān)數(shù)據(jù)電路24輸出。 圖12是示出用于將電壓提供給外圍電路10的電路構(gòu)造的框圖。 電源電壓VDD經(jīng)過降壓電路組16，并且變成內(nèi)部電源電壓VDL。然后，內(nèi)部電源電
壓VDL被提供給數(shù)據(jù)控制電路11、命令控制電路12、地址控制電路13、以及數(shù)據(jù)控制電路
14，并且被進一步提供給用于上電之后初始化外圍電路的上電復(fù)位電路15。 降壓電路組16包括被分散的降壓電路16Vi至16V8。 如上所述分散多個降壓電路16^至16Vs，這使能夠設(shè)計電路以致在半導(dǎo)體存儲器的操作期間通過外圍電路的操作電流而生成的內(nèi)部電壓的下降被限制到預(yù)定電平，以確保操作。 在這樣的情況下，通過VDLp VDL2、 VDL3、 VDL4以及VDLP分別表示被提供給數(shù)據(jù)控制電路11、命令控制電路12、地址控制電路13、數(shù)據(jù)控制電路14以及上電復(fù)位電路15的內(nèi)部電源電壓VDL。 圖13是示出上電復(fù)位電路15的電路圖。 圖14是示出上電復(fù)位電路15的操作的電壓波形圖。 上電復(fù)位電路15包括電阻器元件RpR^Rg和R4、p型MOSFETMPi和MP2、以及n型M0SFET MN丄和麗2。 如圖13中所示，假定在這里通過Vri表示電阻器元件&和R2之間的節(jié)點處的電勢；通過Vrt表示p型MOSFET MP工和電阻器元件R3之間的節(jié)點處的電勢；并且通過Vri表示電阻器元件R4和n型M0SFETM^之間的節(jié)點處的電勢。 還假定& = R2 ;通過Vtp = -0. 4V表達p型MOSFET MP!和MP2中的每一個的閾值電壓；并且通過Vtn = 0. 4V表達n型MOSFET MR和MN2中的每一個的閾值電壓。
將會參考圖14描述上電復(fù)位電路15的操作。 在內(nèi)部電源電壓VDLp上升之前，將上電復(fù)位電路15的各個節(jié)點設(shè)置為接地電平(0V)。然后，內(nèi)部電源電壓VDLp開始上升。在這樣的情況下，通過使用電阻器元件I^和R2對內(nèi)部電源電壓VDLP進行分割而獲得的值，確定電勢Vri。
Vrl = VDLP X R2/ 從上述公式中顯然得知，電勢Vri上升為內(nèi)部電源電壓VDLP的由上述公式表示的比率。 在其中內(nèi)部電源電壓VDLP上升的過程中，在內(nèi)部電源電壓VDLP等于或者高于OV并且低于0.8V的區(qū)域中(在時間TRST之前的時間段中)，p型MOSFET MP工的柵極和源極之間的電勢差(Vn-VDLP)沒有超過閾值電壓Vtp。因此，p型MOSFET MPi處于非導(dǎo)電狀態(tài)中。
在這樣的情況下，電勢U皮固定在OV，并且n型MOSFET麗工也處于非導(dǎo)電狀態(tài)中。 當(dāng)通過電阻器元件R4將Vw上拉到內(nèi)部電源電壓VDLp時，n型M0SFET MN2被導(dǎo)通，并且輸出RST被維持在0V。
當(dāng)內(nèi)部電源電壓VDLP超過0. 8V時(在時間TRST之后的時間段中)，p型MOSFET MPi的柵極和源極之間的電勢差(Vrl-VDLP)超過閾值電壓Vtp，并且p型MOSFET MP:被呈現(xiàn) 導(dǎo)電。然后，隨著電勢Vr2上升，麗i被呈現(xiàn)導(dǎo)電。當(dāng)電勢Vrt被下拉時，p型MOSFET MP2被 導(dǎo)通，并且輸出RST變成高電平。 如上所述，在圖13中所示的上電復(fù)位電路15中，在其中內(nèi)部電源電壓VDLp等于 或者高于OV并且低于0. 8V的區(qū)域中，輸出RST變成低電平，并且當(dāng)內(nèi)部電源電壓VDLp超 過0. 8V時輸出RST變成高電平。 通常，通過將裕量給予內(nèi)部電源電壓VDL的電平，來設(shè)置上電復(fù)位電路15的反轉(zhuǎn) (inversion)電平(上面示例中的0. 8V)，其中，以所述內(nèi)部電源電壓VDL的電平，接收初始 化信號RST的電路(例如，數(shù)據(jù)控制電路11和14、命令控制電路12以及地址控制電路13) 能夠正常地執(zhí)行初始化操作。 例如，如果使用0. 6V或者更高的內(nèi)部電源電壓VDL，能夠正常地初始化數(shù)據(jù)控制 電路11和14、命令控制電路12、以及地址控制電路13，那么與上面示例中的一樣，上電復(fù)位 電路15的反轉(zhuǎn)電平通常被設(shè)置為大約0. 8V。 另一方面，當(dāng)上電復(fù)位電路15的反轉(zhuǎn)電平上升時，確保了用于初始化的充分的裕 量。然而，在正常電路操作期間，故障可能頻繁地出現(xiàn)，其中，上電復(fù)位電路15響應(yīng)于內(nèi)部 電源電壓VDL的小電壓下降，并且再次發(fā)起初始化操作。因此，不能夠容易地將上電復(fù)位電 路15的反轉(zhuǎn)電平設(shè)置為高電平。 圖15是示出現(xiàn)有技術(shù)的降壓電路16^至16V8的電路構(gòu)造的圖。
降壓電路16^至16V8中的每一個包括差分電路部16A、電流控制部16B、以及電壓 電源部16C。差分電足各部16A包f舌p型M0SFETMP12禾口 MP13以及n型MOSFET MN12禾口 MN13。電 流控制部16B包括p型MOSFET MPU、電阻器Rn、以及n型MOSFET MNU和MN14。電壓電源部 16C包括p型MOSFET MPM、以及電阻器R^和R『此外，用于設(shè)置輸出電壓VDL的電平的基 準電壓VKEF被輸入至n型MOSFET MN12的柵極。 注意，通過VM。N表示電阻器R12和R13之間的節(jié)點處的電勢。 通過用作差分電路部16A的輸入的基準電壓V，和由電阻器Ru和I^確定的分壓 VM,確定通過降壓電路16Vi至16V8生成的內(nèi)部電源電壓VDL的電平。
在這樣的情況下，通過下面的公式表示電壓V 的電平。
VM0N = VDL X R13/ (R12+R13) 當(dāng)差分電路部16A的比較比率是1 : 1時，通過V，二 VM。,表達穩(wěn)定點，并且獲得 下面的公式。 VKEF = V腳=VDL X R13/ (R12+R13)
根據(jù)此公式，獲得下面的公式。
VDL = VKEFX (R12+R13) /R13 在當(dāng)外部電源電壓VDD是1.8V時將內(nèi)部電源電壓VDL設(shè)置為1.5V的情況下，顯
然的是，根據(jù)上述公式VKEF = 0. 75V，滿足，例如，R12 = R13。 圖16是示出降壓電路16^至16V8的操作的電壓波形圖。 將會參考圖16描述降壓電路16Vi至16V8的操作。當(dāng)外部電源電壓VDD的上電之 后基準電壓VKEF被設(shè)置為0. 75V時，降壓電路16^至16V8上升內(nèi)部電源電壓VDL的電平。隨著內(nèi)部電源電壓VDL上升，電壓VM。，的電平也上升。然后，當(dāng)內(nèi)部電源電壓VDL上升到 1. 5V時，電壓V 變成0. 75V并且滿足VKEF = V腳。因此，內(nèi)部電源電壓VDL被控制在1. 5V。
如圖12中所示，就DC而言，將分別提供給功能電路ll至15的內(nèi)部電源電壓VDLp VDL2、VDL3、VDL4以及VDLP設(shè)置為相同的電壓電平。然而，由于它們的功能電路的電源布線 電阻、寄生電容以及消耗電流的效應(yīng)，在上電過程或者電路操作期間，就AC而言，內(nèi)部電源 電壓的電壓電平發(fā)生變化。 現(xiàn)在參考圖17，其中，所述圖17是示出在上電過程的期間內(nèi)部電源電壓VDL上升 時的寄生電容的效應(yīng)的圖。 在圖17中，水平軸表示時間，并且垂直軸表示內(nèi)部電源電壓VDL的電壓電平。
在這里假定降壓電路16Vi至16V8中的每一個具有與上電過程相對應(yīng)的小的電源 在圖17中，LQ1表示當(dāng)使用1mA的恒流啟動具有2000pF的寄生電容CL的電路時 的電壓轉(zhuǎn)換山。2表示啟動具有3000pF的寄生電容CL的電路時的電壓轉(zhuǎn)換；并且L。3表示當(dāng) 使用1mA的恒流啟動具有5000pF的寄生電容CL的電路時的電壓轉(zhuǎn)換。
如圖17中所示，當(dāng)寄生電容小(例如，CL = 2000pF或者CL = 3000pF)時，隨著內(nèi) 部電源電壓VDL，電壓LM和U相對快速地上升。同時，當(dāng)寄生電容大(例如，CL二 5000pF) 時，根據(jù)內(nèi)部電源電壓VDL，電壓L。3以顯著的延遲上升。 假定在圖12中被提供有內(nèi)部電源電壓VD1^的數(shù)據(jù)控制電路11的寄生電容是 2000pF ;被提供有內(nèi)部電源電壓VDL2的命令控制電路12的寄生電容是5000pF ;被提供有 內(nèi)部電源電壓VDL3的地址控制電路13的寄生電容是3000pF ;并且分別被提供有內(nèi)部電源 電壓VDL4和VDLP的數(shù)據(jù)控制電路14和上電復(fù)位電路15的組合電容是2000pF。為了易于 解釋，還假定使用1mA的恒流來升壓各個寄生電容。圖18是示出基于圖17中所示的特性 圖獲得的內(nèi)部電源電壓VDl^至VDL4和VDLp中的每一個的上升的電壓波形圖。注意，圖18 還示出來自于上電復(fù)位電路15的初始化信號RST的變化。 在圖18中，分別接收中間電源電壓VDL" VDL4以及VDLP的電路11、14以及15具 有小的寄生電容。因此，內(nèi)部電源電壓VDLpVDL4以及VDLp的電平首先上升。同時，分別接 收內(nèi)部電源電壓VDL2和VDL3的電路12和13具有大的寄生電容。因此，內(nèi)部電源電壓VDL2 和VDL3的電壓具有延遲地上升。 在這樣的情況下，當(dāng)被提供給上電復(fù)位電路15的內(nèi)部電源電壓VDLp上升到作為 反轉(zhuǎn)電平的0. 8V(在時間Tl)時，來自于上電復(fù)位電路15的初始化信號RST從低電平變成 高電平。然后，功能電路11、12、13以及14中的每一個響應(yīng)于高電平的初始化信號RST執(zhí) 行初始化操作。 同時，在時間Tl時，內(nèi)部電源電壓VDL2和VDL3僅分別上升到0. 32V和0. 53V。如 果在內(nèi)部電源電壓VDL2和VDL3處于低電平時完成初始化操作，那么不能正常地執(zhí)行分別接 收內(nèi)部電源電壓VDL2和VDL3的命令控制電路12和地址控制電路13中的每一個的初始化 操作。這導(dǎo)致引起在上電之后操作中的故障的問題。 作為用于防止在上電時在初始化操作中引起故障的對策，作為圖19中所示的現(xiàn)
有技術(shù)，公布了，例如，日本未經(jīng)審查的專利申請公開No. 09-153777的圖4。 在日本未經(jīng)審查的專利申請公開No. 09-153777中公布的構(gòu)造中，第一內(nèi)部電壓
7生成電路18A和上電復(fù)位電路15A被設(shè)置到外圍電路19A，并且第二內(nèi)部電壓生成電路18B 和上電復(fù)位電路15B被設(shè)置到外圍電路19B。 上電復(fù)位電路15A和上電復(fù)位電路15B以上述方式分別被設(shè)置到功能電路19A和 19B，并從而為功能電路19A和19B中的每一個執(zhí)行初始化操作。因此，在沒有功能電路19A 和19B的寄生電容等等的效應(yīng)的情況下，所有的功能電路能夠正常地初始化。

發(fā)明內(nèi)容
現(xiàn)在我們已經(jīng)發(fā)現(xiàn)當(dāng)簡單地采用日本未經(jīng)審查的專利申請公開No. 09-153777中 公布的構(gòu)造時存在問題。 例如，圖20示出如下的構(gòu)造，其中將在日本未經(jīng)審查的專利申請公開 No. 09-153777中公布的技術(shù)應(yīng)用于圖12中所示的構(gòu)造。 具體地，上電復(fù)位電路15A至15D分別被添加至數(shù)據(jù)控制電路11、命令控制電路 12、地址控制電路13、以及數(shù)據(jù)控制電路14。 在這樣的情況下，如圖20中所示，要求有多個上電復(fù)位電路15A至15D。這引起要 被排列的電路和電線的數(shù)目的增加的問題。還出現(xiàn)下述問題，即，當(dāng)對各個產(chǎn)品執(zhí)行操作檢 查時，數(shù)倍增加用于評估和優(yōu)化上電復(fù)位電路15A至15D的特性的時間和勞力。此外，數(shù)據(jù) 控制電路11、命令控制電路12、地址控制電路13、以及數(shù)據(jù)控制電路14的初始化時序相互 不同。因此，當(dāng)功能電路之間的信號被交換時，很難確保能夠正常地完成整個半導(dǎo)體器件的 初始化操作。 本發(fā)明的第一示例性方面是半導(dǎo)體器件，其包括降壓電路組，該降壓電路組包括 多個降壓電路，所述降壓電路將外部電源電壓降壓到預(yù)定的電壓；多個功能電路，所述多個 功能電路要求在上電時的復(fù)位操作；以及上電復(fù)位電路，所述上電復(fù)位電路在從降壓電路 組提供的內(nèi)部電源電壓超過用于初始化操作所必需的電壓電平時，將復(fù)位命令輸出至多個 功能電路。在根據(jù)本發(fā)明的第一示例性方面的半導(dǎo)體器件中，降壓電路組的多個降壓電路 被分類成啟動操作降壓電路組和啟動不操作降壓電路組，所述啟動操作降壓電路組執(zhí)行從 上電開始的降壓操作來提供內(nèi)部電源電壓，所述啟動不操作降壓電路組在上電時停止操作 以中斷內(nèi)部電源電壓的供給。此外，啟動不操作降壓電路組包括從具有離上電復(fù)位電路最 短的布線距離的一個降壓電路開始順續(xù)地選擇的多個降壓電路。 在此構(gòu)造中，被設(shè)置在靠近上電復(fù)位電路的位置處的降壓電路在上電時停止操 作。因此，被提供給上電復(fù)位電路的內(nèi)部電源電壓具有小于被提供給另一個功能電路的內(nèi) 部電源電壓的值。結(jié)果，被提供給上電復(fù)位電路的內(nèi)部電源電壓在最后的時刻上升。因此， 當(dāng)上電復(fù)位電路檢測到內(nèi)部電源電壓超過用于初始化操作所必需的電壓電平時，其它的功 能電路的電壓充分地上升到高電平。結(jié)果，當(dāng)上電復(fù)位電路發(fā)出復(fù)位命令時，功能電路能夠 可靠地執(zhí)行初始化操作。 本發(fā)明的第二示例性方面是一種半導(dǎo)體器件，其包括降壓電路組，所述降壓電路 組包括多個降壓電路，所述降壓電路將外部電源電壓降壓到預(yù)定的電壓；多個功能電路，所 述多個功能電路要求在上電時的復(fù)位操作；以及上電復(fù)位電路，所述上電復(fù)位電路在從降 壓電路組提供的內(nèi)部電源電壓超過用于初始化操作所必要的電壓電平時，將復(fù)位命令輸出 至多個功能電路。在根據(jù)本發(fā)明的第二示例性方面的半導(dǎo)體器件中，降壓電路組的多個降壓電路被分類成啟動操作降壓電路組和啟動不操作降壓電路組，所述啟動操作降壓電路組 執(zhí)行從上電開始的降壓操作來提供內(nèi)部電源電壓，所述啟動不操作降壓電路組在上電時停 止操作以中斷內(nèi)部電源電壓的供給。此外，與多個功能電路相比較，上電復(fù)位電路具有離被 包括在啟動操作降壓電路組中的降壓電路最長的布線距離。 在此構(gòu)造中，離在上電時操作的降壓電路的布線距離最長。因此，被提供給上電復(fù) 位電路的內(nèi)部電源電壓具有比被提供給其它的功能電路的內(nèi)部電源電壓小的值。因此，當(dāng) 上電復(fù)位電路發(fā)出復(fù)位命令時，功能電路能夠可靠地執(zhí)行初始化操作。 本發(fā)明的第三示例性方面是半導(dǎo)體器件，其包括降壓電路組，所述降壓電路組包 括多個降壓電路，所述降壓電路將外部電源電壓降壓到預(yù)定的電壓；多個功能電路，所述 多個功能電路要求在上電時的復(fù)位操作；以及上電復(fù)位電路，所述上電復(fù)位電路在從降壓 電路組提供的內(nèi)部電源電壓超過用于初始化操作所必需的電壓電平時，將復(fù)位命令輸出至 多個功能電路。在根據(jù)本發(fā)明的第三示例性方面的半導(dǎo)體器件中，降壓電路組的多個降壓 電路被分類成啟動操作降壓電路組和啟動不操作降壓電路組，所述啟動操作降壓電路組執(zhí) 行從上電開始的降壓操作來提供內(nèi)部電源電壓，所述啟動不操作降壓電路組在上電時停止 操作以中斷內(nèi)部電源電壓的供給。此外，啟動不操作降壓電路組包括從具有離上電復(fù)位電 路最短的布線距離的一個降壓電路開始順續(xù)地選擇的多個降壓電路。此外，與多個功能電 路相比較，上電復(fù)位電路具有離被包括在啟動操作降壓電路組中的降壓電路最長的布線距 離。 在此構(gòu)造中，能夠獲得與根據(jù)本發(fā)明的上述示例性方面的構(gòu)造相類似的操作和效 果。即，當(dāng)上電復(fù)位電路發(fā)出復(fù)位命令時，功能電路能夠可靠地執(zhí)行初始化操作，從而穩(wěn)定 操作。 本發(fā)明的第四示例性方面是一種將內(nèi)部電源提供給半導(dǎo)體器件的方法，該半導(dǎo)體 器件包括降壓電路組，所述降壓電路組包括多個降壓電路，所述降壓電路將外部電源電壓 降壓到預(yù)定的電壓；多個功能電路，所述功能電路要求在上電時的復(fù)位操作；以及上電復(fù) 位電路，所述上電復(fù)位電路在從降壓電路組提供的內(nèi)部電源電壓超過用于初始化操作所必 要的電壓電平時，將復(fù)位命令輸出至多個功能電路，該方法包括使從具有離上電復(fù)位電路 最短的布線距離的一個降壓電路開始順續(xù)地選擇的多個降壓電路在從上電到輸出復(fù)位命 令的時段期間停止提供內(nèi)部電源電壓。 在此構(gòu)造中，能夠獲得與根據(jù)本發(fā)明的上述示例性方面的構(gòu)造相類似的操作和效 果。


結(jié)合附圖，從某些示例性實施例的以下描述中，以上和其它示例性方面、優(yōu)點和特 征將更加明顯，其中 圖1是示出根據(jù)本發(fā)明的第一示例性實施例的構(gòu)造的框圖； 圖2是示出啟動不操作降壓電路組的降壓電路的內(nèi)部結(jié)構(gòu)的電路圖； 圖3是示出被包括在啟動不操作降壓電路組的降壓電路的操作的電壓波形圖； 圖4是示出第一示例性實施例的操作的電壓波形圖； 圖5是示出本發(fā)明的第二示 性實施例的構(gòu)造的 圖6是示出本發(fā)明的第三示例性實施例的構(gòu)造的圖； 圖7是示出本發(fā)明的第四示例性實施例的構(gòu)造的圖； 圖8是示出本發(fā)明的第五示例性實施例的構(gòu)造的圖； 圖9是示出根據(jù)本發(fā)明的第六示例性實施例的半導(dǎo)體存儲器的構(gòu)造的框圖； 圖10是示出根據(jù)第六示例性實施例的用于將電源提供給外圍電路的電源線和降 壓電路的布局的圖； 圖11是示出整合DRAM存儲器單元的現(xiàn)有技術(shù)的半導(dǎo)體存儲器的構(gòu)造的框圖； 圖12是示出用于將電壓提供給外圍電路的電路構(gòu)造的框圖； 圖13是示出上電復(fù)位電路的電路圖； 圖14是示出上電復(fù)位電路15的操作的電壓波形圖； 圖15是示出現(xiàn)有技術(shù)的降壓電路的電路構(gòu)造的圖； 圖16是示出降壓電路的操作的電壓波形圖； 圖17是在上電過程期間在內(nèi)部電源電壓VDL上升時寄生電容的效應(yīng)的圖； 圖18是示出內(nèi)部電源電壓(VDLi至VDL4，以及VDLP)中的每一個的上升的圖； 圖19是示出現(xiàn)有技術(shù)的上電復(fù)位電路的布局的圖；以及 圖20是示出現(xiàn)有技術(shù)內(nèi)在的問題的圖。
具體實施例方式
參考在附圖中為構(gòu)成元件給出的參考符號，示出并且描述了本發(fā)明的示例性實施 例。(第一示例性實施例) 將會描述根據(jù)本發(fā)明的第一示例性實施例的半導(dǎo)體器件。
圖1是示出根據(jù)第一示例性實施例的半導(dǎo)體器件的構(gòu)造的框圖。
在這里省略了與圖12中的相類似的圖1中的組件的描述。 本示例性實施例具有下述特征。即，依據(jù)操作模式將多個降壓電路106^至106V8 分類成啟動操作降壓電路組107A和啟動不操作降壓電路組107B。 此外，在上電過程期間，在其中上電復(fù)位電路105發(fā)出初始化操作的時段(其中 RST =低電平的時段)中，啟動不操作降壓電路組107B的操作被停止。
參考圖l，描述了降壓電路106Vi至106Vs、外圍電路101至104以及上電復(fù)位電路 105的布置。 降壓電路組106包括分別產(chǎn)生內(nèi)部電源電壓Vint 1至Vint8的八個降壓電路106Vi 至106V8。 八個降壓電路106Vi至106V8被劃分成兩組。 具體地，八個降壓電路106Vi至106V8被分類成啟動操作降壓電路組107A和啟動 不操作降壓電路組107B。 從圖1的左側(cè)開始以如下的順序排列降壓電路106Vpl06V2、106V3、106V4、106V5、 106V6、106V7以及106V8。 將在圖1的左側(cè)上示出的一組降壓電路106Vpl06、、106V3以及106￥4分類成啟動 操作降壓電路組107A。
10
將在圖1的右側(cè)上示出的一組降壓電路106V5、106V6、106V7以及106^分類成啟動 不操作降壓電路組107B。 參考圖l，描述外圍電路IOO和上電復(fù)位電路105的布局。 從圖1的左側(cè)開始以如下的順序排列數(shù)據(jù)控制電路101、命令控制電路102、地址 控制電路103、以及數(shù)據(jù)控制電路104，并且將上電復(fù)位電路105布置在外圍電路100的右 換言之，在降壓電路106^至106V8當(dāng)中，將被排列在靠近上電復(fù)位電路105的側(cè)
面上的降壓電路106V5至106V8分類作為啟動不操作降壓電路組107B。 將被排列在遠離于上電復(fù)位電路105的側(cè)面上的降壓電路106V工至106V4分類作
為啟動操作降壓電路組107A。 結(jié)果，上電復(fù)位電路105被布置在離啟動操作降壓電路107A的布線距離是最長的 位置上。 在這樣的情況下，被包括在啟動操作降壓電路組107A中的降壓電路106Vi至106V4 能夠采用如圖15中所示的降壓電路的已知構(gòu)造，并且被構(gòu)造為根據(jù)基準電壓V，對從外部 供給的電源電壓VDD進行降壓，并且輸出內(nèi)部電源電壓(VDL)。 此外，沒有特別地限制組成外圍電路100的內(nèi)部結(jié)構(gòu)的數(shù)據(jù)控制電路101、命令控 制電路102、地址控制電路103、以及數(shù)據(jù)控制電路104中的每一個的構(gòu)造和外圍電路100 的構(gòu)造。 對于上電復(fù)位電路105，能夠采用參考圖13已經(jīng)描述的已知的構(gòu)造。在被提供給 上電復(fù)位電路105的內(nèi)部電源電壓VDLp超過預(yù)定的反轉(zhuǎn)電平之前，初始化信號RST被設(shè)置 為低電平。當(dāng)被提供給上電復(fù)位電路105的內(nèi)部電源電壓VDLp超過預(yù)定的反轉(zhuǎn)電平時，初 始化信號RST被設(shè)置為高電平。 同時，被包括在啟動不操作降壓電路組107B中的降壓電路106V5至106V8在其中 上電復(fù)位電路105發(fā)出初始化操作的時段(其中RST二低電平的時段)期間停止操作，并 且當(dāng)上電復(fù)位電路105完成初始化操作并且將RST信號設(shè)置為高電平時開始操作。
圖2是示出啟動不操作降壓電路組107B的降壓電路106Vs至106V8中的一個的內(nèi) 部結(jié)構(gòu)的電路圖。 在被包括在啟動不操作降壓電路組107B的降壓電路106V5至106V8中的每一個 中，n型MOSFET MN16和MN15、p型MOSFET MP15和MP16、以及反相器INVU和INV12被添加至圖 15中所示的降壓電路16，使得引起降壓電路106Vs至106V8響應(yīng)于從上電復(fù)位電路105輸 出的初始化信號RST而停止操作。 換言之，像圖15中所示的降壓電路16—樣，被包括在啟動不操作降壓電路組107B 中的降壓電路106Vs至106V8中的每一個包括差分電路部106A、電流控制部106B、電壓電源 部106C、以及待機控制部106D，該待機控制部106D響應(yīng)于來自于上電復(fù)位電路105的初始 化信號RST而控制待機狀態(tài)的設(shè)置和釋放。 待機控制部106D響應(yīng)于來自于上電復(fù)位電路105的初始化信號RST來控制差分 電路部106A的操作電流的導(dǎo)通/截止，并且切斷用作電壓電源部106C的輸出晶體管的p 型MOSFET MP14的漏電流。在待機控制部106D中，通過n型MOSFET MN16從上電復(fù)位電路105接收到的初始化信號RST穿過反相器INVn，并且被獲得作為反相控制信號SI。 在這樣的情況下，反相控制信號SI被分支成三個信號，并且被分支的信號中的一 個被施加給電流控制部件106B的p型MOSFET MPU的柵極。 此外，在從反相控制信號SI分支的信號被施加于被布置在電流控制部106B的n 型MOSFET MNn和麗14的柵極之間的節(jié)點與接地GND之間的n型MOSFET MN15的柵極。
此外，從反相控制信號SI分支的信號通過反相器INV12被施加于p型MOSFET MP16 的柵極。P型MOSFET MP16的漏極輸出被施加于用作電壓電源部106C的輸出晶體管的p型 MOSFET MP14的柵極。 p型MOSFET MP15被設(shè)置在通過其n型MOSFET MN16和反相器INVU之間的節(jié)點被 連接至外部電源VDD的路徑上，并且來自于反相器INVn的輸出被施加于p型MOSFET MP15 的柵極。 圖3是示出被包括在啟動不操作降壓電路組107B中的降壓電路(106V5至106V8) 的操作的電壓波形圖。 將會參考圖3的電壓波形圖描述操作。 為了便于解釋，在圖2中，通過VA表示從反相器INVn輸出的反相控制信號SI的電
壓；通過VB表示反相器INV12的輸出的電壓電平；通過VNG表示被施加于n型MOSFET MN14
的柵極的電壓；并且通過VPG表示被施加于p型MOSFET MP14的柵極的電壓。 雖然在上電處理期間外部電源電壓VDD逐漸地上升，被包括在啟動操作降壓電路
組107A中的降壓電路106Vi至106V4逐漸地增加(與圖1中所示的VDk和VDL2相對應(yīng)的)
內(nèi)部電源的輸出。 在這樣的情況下，假定在時間T2被提供給上電復(fù)位電路105的內(nèi)部電源電壓VDLP 超過預(yù)定的反轉(zhuǎn)電平。 在上電過程期間，外部電源電壓VDD從上電開始逐漸地上升。
初始化信號RST從低電平開始。 在當(dāng)初始化信號RST處于低電平時的時間L之前的時段期間，在經(jīng)過反相器INVn 之后獲得的輸出VA的電平為高，并且在進一步經(jīng)過反相器INV12獲得的輸出VB的電平為低。
在這樣的情況下，由于輸出電平VA為高，所以p型MOSFET MP 呈現(xiàn)為非導(dǎo)電的， 同時n型MOSFET MN15呈現(xiàn)導(dǎo)電的。 然后，因為電壓VNG被連接至GND，所以輸出電平VNG變低，并且n型MOSFET MN14 被變成非導(dǎo)電，以中斷差分電路部106A的操作電流。結(jié)果，差分電路部106A被進入操作停 止狀態(tài)。 此外，由于輸出電平VB為低，所以p型MOSFET MP^呈現(xiàn)為導(dǎo)電。 然后，輸出VPG變成高電平，結(jié)果用作電壓電源部106C的輸出晶體管的p型
MOSFET MPM呈現(xiàn)非導(dǎo)電的。 因此，在其中來自于上電復(fù)位電路105的初始化信號RST處于低電平(在時間L 之前)的時段中，被包括在啟動不操作降壓電路組107B中的降壓電路(106V5至106V8)維 持在它們的操作停止狀態(tài)中。 接下來，描述在時間T2之后來自于上電復(fù)位電路105的初始化信號RST變成高電 平的情況。
當(dāng)來自于上電復(fù)位電路的初始化信號RST變成高電平時，電壓V^變成低電平。在這樣的情況下，p型MOSFET MPn被導(dǎo)通，同時n型M0SFETMN15被截止。 然后，n型MOSFET麗14被導(dǎo)通，結(jié)果差分電路部106A開始操作。 此外，由于輸出電平Ve變高，所以p型MOSFET MPw處于截止狀態(tài)下。 因此，當(dāng)來自于上電復(fù)位電路105的初始化信號RST變成高電平(在時間L之
后)，被包括在啟動不操作降壓電路組107B中的降壓電路(106V5至106V8)處于正常操作
狀態(tài)下，并且根據(jù)基準電壓VKEF輸出內(nèi)部電源電壓VDL。 接下來參考圖4的電壓波形圖，描述圖1中所示的半導(dǎo)體器件的操作(供給內(nèi)部 電源的方法)。 如"現(xiàn)有技術(shù)的描述"部分中所述，通過VDLp VDL2、 VDL3、 VDL4以及VDLP分別表示 被提供給數(shù)據(jù)控制電路101、命令控制電路102、地址控制電路103、數(shù)據(jù)控制電路104以及 上電復(fù)位電路105的內(nèi)部電源VDL的電壓。 在上電之后，通過降壓電路106Vi至106V4生成的內(nèi)部電源從時間T。開始上升。這
時，然而，作為上電復(fù)位電路105的輸出的初始化信號RST處于低電平。 因此，被包括在啟動不操作降壓電路組107B中的降壓電路106V5至106V8停止操
作，并且只有被包括在啟動操作降壓電路組107A中的降壓電路106^至106VJ喿作，以增加
內(nèi)部電源。 因此，電壓(VDL3、VDL4、以及VDLP)通過基本電源線Wc分別被提供給靠近啟動不操 作降壓電路組107B布置的地址控制電路103、數(shù)據(jù)控制電路104、以及上電復(fù)位電路105。
尤其地，要被提供給上電復(fù)位電路105的內(nèi)部電源電壓VDLp通過電源線W。經(jīng)過最 長的距離。 因此，分別被提供給電路101至105的內(nèi)部電源電壓(VDLpVDL2、VDL3、VDL4、以及 VDLp)的電壓電平上升，同時保持下述關(guān)系。
(VDL丄或者VDL2) > VDL3 > VDL4 > VDLP 注意，圖4示出的是如下關(guān)系，假定內(nèi)部電源電壓VDLp上的寄生電容的效應(yīng)極其 地小，并且滿足VDL4 = VDLP。 從啟動操作降壓電路組107A供給的內(nèi)部電壓進一步上升。然后，在時間L，上電 復(fù)位電路105的內(nèi)部電源電壓VDLp上升到O. 8V。 然后，來自于上電復(fù)位電路105的初始化信號RST從低電平變成高電平，從而將復(fù) 位命令提供給電路101至104中的每一個。 在這樣的情況下，被提供上電復(fù)位電路105的內(nèi)部電壓VDLp最后上升，并因此分 別被提供給電路101至104的內(nèi)部電源電壓VD1^至VDL4超過用于初始化操作所必要的電 壓(0. 8V)。 因此，在此狀態(tài)下分別被提供給電路101至104的內(nèi)部電源電壓VD1^至VDLJ角保 正常地完成電路101至104中的每一個的初始化操作。 此外，如參考圖2和圖3上面所述，當(dāng)來自于上電復(fù)位電路105的初始化信號RST 變成高電平時，啟動不操作降壓電路組107B的降壓電路106V5至106V8從停止狀態(tài)變成操 作狀態(tài)。 因此，在時間L之后，能夠提供被要求用于外圍電路101至104以執(zhí)行復(fù)位操作
13和其后的連續(xù)操作的所需消耗電流。 根據(jù)具有上述構(gòu)造的第一示例性實施例，能夠獲得下述效果。 (1)在本示例性實施例中，存在被采用的如下構(gòu)造，其中降壓電路組106被分類成 啟動操作降壓電路組107A和啟動不操作降壓電路組107B，并且在啟動之后，使得被布置在 上電復(fù)位電路105的側(cè)面上的啟動不操作降壓電路組107B的降壓電路106Vs至106Vs停止 操作。 結(jié)果，在啟動之后，被提供給上電復(fù)位電路105的電壓VDLp具有延遲地上升。因 此，當(dāng)在上電復(fù)位電路105中檢測到反轉(zhuǎn)電平的電壓(0.8V)時，被提供給其它的電路IOI 至104的電壓能夠被設(shè)置為完全地超過用于初始化操作(復(fù)位操作)所必要的電壓(例如， 0. 6V)。 因此，啟動之后，能夠可靠地執(zhí)行所有電路101至104的初始化操作，并且還能夠 確保初始化操作之后執(zhí)行的正常操作。 (2)在本示例性實施例中，為了可靠地執(zhí)行所有電路101至104的初始化操作，沒 有為電路101至104中的每一個設(shè)置上電復(fù)位電路，而是僅僅為整個電路101至104設(shè)置 了一個上電復(fù)位電路105。 因此，根據(jù)本示例性實施例，高電平的初始化信號RST能夠一次提供給所有的電 路101至104，從而用于所有電路101至104的復(fù)位時序相互匹配。 結(jié)果，在不引起由于復(fù)位時序中的變化的任何操作故障的情況下，能夠可靠地確 保激活之后的操作。 此外，與設(shè)置多個上電復(fù)位電路的情況相比較，僅要求有一個上電復(fù)位電路105， 其有助于減少器件制造的成本和尺寸。 (3)為了可靠地執(zhí)行所有電路101至104的初始化操作，也能夠采用用于將裕量給 予上電復(fù)位電路的反轉(zhuǎn)電平的構(gòu)造。然而，像現(xiàn)有技術(shù)中的一樣，在本示例性實施例中，能 夠?qū)⑸想姀?fù)位電路的反轉(zhuǎn)電平抑制到能夠確保各個電路的初始化操作的電平。
結(jié)果，即使當(dāng)內(nèi)部電源電壓快速地下降，也能夠防止上電復(fù)位電路引起由于過多 響應(yīng)而導(dǎo)致的故障，并且能夠穩(wěn)定系統(tǒng)操作。 (4)當(dāng)降壓電路組106被分類成包括啟動不操作降壓電路組107B的兩組，存在被 采用的如下構(gòu)造，其中來自于上電復(fù)位電路105的初始化信號RST被輸入至被包括在啟動 不操作降壓電路組107B中的降壓電路106、至106V8中的每一個，并且在接收低電平的初 始化信號RST之后，引起降壓電路106V5至106V8停止操作。 這消除了設(shè)置用于執(zhí)行降壓電路106V5至106V8的停止控制的附加電路的需要，其 防止尺寸和制造成本的增加。 在停止控制的期間，降壓電路106V5至106V8使用傳統(tǒng)地設(shè)置的上電復(fù)位電路105 和其它的電路101至104。因此，電路構(gòu)造保持簡單，而操作是復(fù)雜的。因此，與本發(fā)明的應(yīng) 用相關(guān)聯(lián)的成本能夠被最小化。 此外，通過將待機控制部106D添加至傳統(tǒng)的降壓電路的構(gòu)造中，能夠?qū)崿F(xiàn)被包括 在啟動不操作降壓電路組107B中的降壓電路106V5至106V8的構(gòu)造。因此，通過微小的設(shè) 計變化能夠?qū)崿F(xiàn)本發(fā)明。 [O177][第二示例性實施例]
接下來，將會描述本發(fā)明的第二示例性實施例。
圖5是示出第二示例性實施例的構(gòu)造的圖。 第二示例性實施例的基本構(gòu)造與第一示例性實施例的相類似。 第二示例性實施例在上電復(fù)位電路105和外圍電路101至104的布局中，以及在
啟動不操作降壓電路組107B的布局中不同于第一示例性實施例。 參考圖5，上電復(fù)位電路105被布置在外圍電路101至104之間，S卩，圖5中的命令 控制電路102和地址控制電路103之間的中心區(qū)域中。 因此，啟動操作降壓電路組207A被布置在圖5的左側(cè)和右側(cè)上，并且啟動不操作 降壓電路組207B被布置在中心部分上。 從圖5的左側(cè)開始通過206Vi至206V8分別表示降壓電路。 將被設(shè)置在圖5的左側(cè)上的兩個降壓電路206^至206V2和被設(shè)置在圖5的右側(cè) 上的兩個降壓電路206V7至206V8分類作為啟動操作降壓電路組207A。
將被設(shè)置在中心部分上的四個降壓電路206V3至206V6分類作為不操作降壓電路 組207B。 在這樣的構(gòu)造中，將被設(shè)置在上電復(fù)位電路105的側(cè)面上的降壓電路206、至 206V6分類作為啟動不操作降壓電路組207B。 在本第二示例性實施例中，關(guān)于上電之后內(nèi)部電壓的上升，被布置在靠近啟動操 作降壓電路組(206Vp206V2、206V7以及206V8)的位置上的被提供給數(shù)據(jù)控制電路101和 104的內(nèi)部電源電壓(VD1^和VDL》首先上升，并且被布置在靠近啟動不操作降壓電路組 207B的位置上的被提供給上電復(fù)位電路105的內(nèi)部電源電壓VDLP具有延遲地上升。
因此，被提供給各個電路的內(nèi)部電源電壓(VDLp VDL2、 VDL3、 VDL4以及VDLP)的電 壓電平上升，同時保持下述關(guān)系。
(VDL"VDL4) > (VDL2、VDL3) > VDLP 因此，與圖1中所示的第一示例性實施例中的一樣，能夠確保正常的初始化操作。
[第三示例性實施例] 接下來，將會參考圖6描述本發(fā)明的第三示例性實施例。 在第三示例性實施例中，地址控制電路103的電源(VDL3)被布置在從基本電源線 Wc分支的電源分支線We中。 參考圖6，降壓電路306Vi至306V8被分類成啟動操作降壓電路組307A(306Vi至
306V4、306V7、以及306V8)和啟動不操作降壓電路組307B(306V5至306V6)。 上電復(fù)位電路105被布置在其中布置了啟動不操作降壓電路307B的電源分支線
We的末端上。 在第三示例性實施例中，電源分支線WB的一端被連接至基本電源線Wc，并因此上 電復(fù)位電路105被布置在電源分支線WB的另一端上。將內(nèi)部電源提供給電源分支線WB的 降壓電路306V5和306V6被分類作為啟動不操作降壓電路組307B。 結(jié)果，上電復(fù)位電路105被布置在離啟動操作降壓電路組307A的布線距離在所有 的電路101至105當(dāng)中是最長的位置上。 在第三示例性實施例中，關(guān)于上電之后內(nèi)部電壓的上升，其中布置了啟動操作降 壓電路組307A的基本電源線Wc的電壓(VDLp VDL2、以及VDL》首先上升，并且其中布置了
15上電復(fù)位電路105的電源分支線WB的電壓(VD1^和VDLP)具有延遲地上升。
因此，內(nèi)部電源電壓的電壓電平上升，同時保持下述關(guān)系。
(VDL" VDL2、 VDL4) > VDL3 > VDLP 因此，與圖1中所示的第一示例性實施例中的一樣，能夠確保正常的初始化操作。 [O203][第四示例性實施例] 接下來，將會參考圖7描述本發(fā)明的第四示例性實施例。 在第四示例性實施例中，命令控制電路102和地址控制電路103的電源(VDL2和 VDL3)被布置在從基本電源線Wc分支的電源分支線WB中。 參考圖7，降壓電路406Vi至406V8被分類成啟動操作降壓電路組407A(406V^
406V2、406V7、以及406V8)和啟動不操作降壓電路組407B(406V3至406V6)。 上電復(fù)位電路105被布置在其中布置了啟動不操作降壓電路組407B的電源分支
線We的末端上。 在第四示例性實施例中，電源分支線WB的一端被連接至基本電源線Wc，并因此上 電復(fù)位電路105被布置在電源分支線WB的另一端。將內(nèi)部電源提供給電源分支線WB的降 壓電路406V3至406V6被分類作為啟動不操作降壓電路組407B。 結(jié)果，上電復(fù)位電路105被布置在離啟動操作降壓電路組407A的布線距離在所有 的電路101至105當(dāng)中是最長的位置上。 在第四示例性實施例中，關(guān)于上電之后內(nèi)部電壓的上升，其中布置了啟動操作降 壓電路組407A的基本電源線的電壓(VDk和VDL》首先上升，并且其中布置了上電復(fù)位電 路105的電源分支線的電壓(VDL"VDLy以及VDLp)具有延遲地上升。
因此，內(nèi)部電壓的電壓電平上升，同時保持下述關(guān)系。
(VDL" VDL4) > VDL2 > VDL3 > VDLP 因此，與圖1中所示的第一示例性實施例中的一樣，能夠確保正常的初始化操作。 [O214][第五示例性實施例] 接下來，將會參考圖8描述本發(fā)明的第五示例性實施例。 在第五示例性實施例中，命令控制電路102和地址控制電路103的電源(VDL2和 VDL3)被布置在從基本電源線Wc分支的電源分支線WB中。
電源分支線WB的兩端被連接至基本電源線Wc。 參考圖8，降壓電路506Vi至506Vs被分類成啟動操作降壓電路組507A(506V^
506V2、506V7、以及506V8)和啟動不操作降壓電路組507B(506V3至506V6)。 上電復(fù)位電路105被布置在其中布置了啟動不操作降壓電路組507B的電源分支
線We的中心部分上。 在第五示例性實施例中，電源分支線WB的兩端被連接至基本電源線Wc。
因此，上電復(fù)位電路105被布置在電源分支線WB的中心部分上，并且將內(nèi)部電源 提供給電源分支線WB的降壓電路506V3至506V6被分類作為啟動不操作降壓電路組507B。
結(jié)果，上電復(fù)位電路105被布置在離啟動操作降壓電路組507A的布線距離在所有 的電路101至105當(dāng)中是最長的位置上。 在第五示例性實施例中，關(guān)于上電之后內(nèi)部電壓的上升，其中布置了啟動操作降 壓電路組407A的基本電源線Wc的電壓(VDk和VDL》首先上升，并且其中布置了上電復(fù)位電路105的電源分支線We的電壓(VDLyVDLp以及VDLP)具有延遲地上升。
因此，內(nèi)部電源電壓的電壓電平上升，同時保持下述關(guān)系。
(VDL"VDL4) > (VDL2、VDL3) > VDLP 因此，與圖1中所示的第一示例性實施例中的一樣，能夠確保正常的初始化操作。
[第六示例性實施例] 接下來，將會參考圖9和圖10描述本發(fā)明的第六示例性實施例。 圖9是示出根據(jù)第六示例性實施例的半導(dǎo)體存儲器的構(gòu)造的框圖。 參考圖9，沿著半導(dǎo)體存儲器1的兩側(cè)排列鍵合焊盤。命令控制電路102和地址控
制電路103被布置在上側(cè)，并且數(shù)據(jù)控制電路101和104被布置在下側(cè)。 圖10是示出用于將電源提供給如圖9中所示的外圍電路(101至104)的降壓電
路和電源線的布局的圖。 參考圖lO，用于提供內(nèi)部電源的基本電源線Wc具有環(huán)路形狀。 降壓電路606Vi至606V8被分類成啟動操作降壓電路組607A(606V3、606V4、606V5、
以及606V6)和啟動不操作降壓電路組607B (606Vi、606V2、606V7、以及606V8)。 在這樣的情況下，啟動操作降壓電路組607A(606V3、606V4、606V5、以及606V6)被布
置在半導(dǎo)體存儲器1的上側(cè)上，并且啟動不操作降壓電路組607B(606Vp606V2、606V7、以及
606V8)被布置在半導(dǎo)體存儲器1的下側(cè)上。上電復(fù)位電路105被布置在處于其中布置了啟
動不操作降壓電路607B的半導(dǎo)體存儲器1的下側(cè)的數(shù)據(jù)控制電路101和數(shù)據(jù)控制電路104
之間。在此布局中，上電復(fù)位電路105被布置在離啟動操作降壓電路組607A的布線距離在
所有的電路101至105當(dāng)中是最長的位置上。 在第六示例性實施例中，關(guān)于上電之后內(nèi)部電壓的上升，處于其中布置了啟動操 作降壓電路組607A的上側(cè)的電壓(VDk和VDL》首先上升，并且處于其中布置了上電復(fù)位 電路105的下側(cè)的電壓(VDLpVDLp以及VDLp)具有延遲地上升。
因此，內(nèi)部電源電壓的電壓電平上升，同時保持下述關(guān)系。
(VDL2、VDL3) > (VDLpVDl^) > VDLP 因此，與圖1中所示的第一示例性實施例中的一樣，能夠確保正常的初始化操作。
本發(fā)明不限于上述示例性實施例，并且在不脫離本發(fā)明的范圍的情況下能夠以各 種方式進行修改。 用于各個電路的初始化所必要的電壓(0. 6V)和上電復(fù)位電路的反轉(zhuǎn)電平僅僅是 說明性的，并且它們不限于上述數(shù)值。 雖然在上述示例性實施例中已經(jīng)描述僅采用了 一個上電復(fù)位電路的情況，但是可 以為每個模塊設(shè)置單個上電復(fù)位電路，或者如有必要，可以為整個系統(tǒng)設(shè)置多個上電復(fù)位 電路。 雖然在上述示例性實施例中已經(jīng)描述作為示例的半導(dǎo)體存儲器，但是本發(fā)明不限 于半導(dǎo)體存儲器，并且能夠廣泛地應(yīng)用于各種半導(dǎo)體器件。此外，本發(fā)明不限于在上述示例 性實施例中示出的外圍電路(功能電路)。 在上述示例性實施例中，已經(jīng)描述了其中采用已知的降壓電路構(gòu)造來作為被包括 在啟動操作降壓電路組中的降壓電路的情況。 通過此種構(gòu)造，能夠應(yīng)用現(xiàn)有技術(shù)，并且啟動操作降壓電路組的降壓電路小于啟動不操作降壓電路組的降壓電路，這有助于減少器件的尺寸。 同時，被包括在啟動操作降壓電路組中的降壓電路可以采用與啟動不操作降壓電 路組的圖2中所示的降壓電路相同的構(gòu)造。 然而，在這樣的情況下，替代被輸入至圖2中所示的降壓電路的RST信號，輸入信 號根據(jù)電源電壓VDD在上電之后上升，并且被固定在預(yù)定的高電平處。 在此構(gòu)造中，啟動不操作降壓電路組中的降壓電路具有與啟動操作降壓電路組的 降壓電路相同的構(gòu)造，其有助于設(shè)計和制造工藝。 雖然已經(jīng)按照若干示例性實施例描述了本發(fā)明，但是本領(lǐng)域的技術(shù)人員將理解， 在所附的權(quán)利要求的精神和范圍內(nèi)可以對本發(fā)明進行各種修改，并且本發(fā)明并不限于上述 的示例。 此外，權(quán)利要求的范圍不受到上述的示例性實施例的限制。 此外，應(yīng)當(dāng)注意的是，申請人意在涵蓋所有權(quán)利要求要素的等同形式，即使在后期 的審查過程中的修改亦是如此。 本領(lǐng)域的技術(shù)人員能夠根據(jù)需要組合第一至第六示例性實施例。
18
權(quán)利要求
一種半導(dǎo)體器件，包括降壓電路組，所述降壓電路組包括多個降壓電路，所述降壓電路將外部電源電壓降壓到預(yù)定的電壓；多個功能電路，所述多個功能電路要求在上電時的復(fù)位操作；以及上電復(fù)位電路，所述上電復(fù)位電路在從所述降壓電路組提供的內(nèi)部電源電壓超過用于初始化操作所必需的電壓電平時，將復(fù)位命令輸出至所述多個功能電路，其中所述降壓電路組的所述多個降壓電路被分類成啟動操作降壓電路組和啟動不操作降壓電路組，所述啟動操作降壓電路組執(zhí)行從上電開始的降壓操作來提供所述內(nèi)部電源電壓，所述啟動不操作降壓電路組在上電時停止操作以中斷所述內(nèi)部電源電壓的供給，并且所述啟動不操作降壓電路組包括從具有離所述上電復(fù)位電路最短的布線距離的一個降壓電路開始順序地選擇的所述多個降壓電路。
2. —種半導(dǎo)體器件，包括降壓電路組，所述降壓電路組包括多個降壓電路，所述降壓電路將外部電源電壓降壓 到預(yù)定的電壓；多個功能電路，所述多個功能電路要求在上電時的復(fù)位操作；以及上電復(fù)位電路，所述上電復(fù)位電路在從所述降壓電路組提供的內(nèi)部電源電壓超過用于 初始化操作所必需的電壓電平時，將復(fù)位命令輸出至所述多個功能電路，其中所述降壓電路組的所述多個降壓電路被分類成啟動操作降壓電路組和啟動不操作降 壓電路組，所述啟動操作降壓電路組執(zhí)行從上電開始的降壓操作來提供所述內(nèi)部電源電 壓，所述啟動不操作降壓電路組在上電時停止操作以中斷所述內(nèi)部電源電壓的供給，并且與所述多個功能電路相比較，所述上電復(fù)位電路具有離被包括在所述啟動操作降壓電 路組中的所述降壓電路最長的布線距離。
3. —種半導(dǎo)體器件，包括降壓電路組，所述降壓電路組包括多個降壓電路，所述降壓電路將外部電源電壓降壓 到預(yù)定的電壓；多個功能電路，所述多個功能電路要求在上電時的復(fù)位操作；以及上電復(fù)位電路，所述上電復(fù)位電路在從所述降壓電路組提供的內(nèi)部電源電壓超過用于 初始化操作所必需的電壓電平時，將復(fù)位命令輸出至所述多個功能電路，其中所述降壓電路組的所述多個降壓電路被分類成啟動操作降壓電路組和啟動不操作降 壓電路組，所述啟動操作降壓電路組執(zhí)行從上電開始的降壓操作來提供所述內(nèi)部電源電 壓，所述啟動不操作降壓電路組在上電時停止操作以中斷所述內(nèi)部電源電壓的供給，所述啟動不操作降壓電路組包括從具有離所述上電復(fù)位電路最短的布線距離的一個 降壓電路開始順續(xù)地選擇的所述多個降壓電路，并且與所述多個功能電路相比較，所述上電復(fù)位電路具有離被包括在所述啟動操作降壓電 路組中的所述降壓電路最長的布線距離。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，被包括在所述啟動不操作降壓電路組中 的所述降壓電路在接收到來自于所述上電復(fù)位電路的所述復(fù)位命令之前保持操作停止狀 態(tài)，并且在接收到所述復(fù)位命令時開始所述降壓操作。
5. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，被包括在所述啟動不操作降壓電路組中的所述降壓電路在接收到來自于所述上電復(fù)位電路的所述復(fù)位命令之前保持操作停止狀 態(tài)，并且在接收到所述復(fù)位命令時開始所述降壓操作。
6. 根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，被包括在所述啟動不操作降壓電路組中 的所述降壓電路在接收到來自于所述上電復(fù)位電路的所述復(fù)位命令之前保持操作停止狀 態(tài)，并且在接收到所述復(fù)位命令時開始所述降壓操作。
7. —種將內(nèi)部電源提供給半導(dǎo)體器件的方法，所述半導(dǎo)體器件包括降壓電路組，所 述降壓電路組包括多個降壓電路，所述降壓電路將外部電源電壓降壓到預(yù)定的電壓；多個 功能電路，所述多個功能電路要求在上電時的復(fù)位操作；以及上電復(fù)位電路，所述上電復(fù)位 電路在從所述降壓電路組提供的內(nèi)部電源電壓超過用于初始化操作所必需的電壓電平時， 將復(fù)位命令輸出至所述多個功能電路，所述方法包括使從具有離所述上電復(fù)位電路最短的布線距離的一個降壓電路開始順續(xù)地選擇的所 述多個降壓電路在從上電到輸出所述復(fù)位命令的時段期間停止提供所述內(nèi)部電源電壓。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件和將內(nèi)部電源提供給半導(dǎo)體器件的方法。該半導(dǎo)體器件包括降壓電路組，其包括多個降壓電路，該多個降壓電路將外部電源電壓降壓到預(yù)定的電壓；多個功能電路，其要求在上電時的復(fù)位操作；和上電復(fù)位電路，其在從降壓電路組提供的內(nèi)部電源電壓超過用于初始化操作所必需的電壓電平時將復(fù)位命令輸出至多個功能電路。降壓電路組的多個降壓電路被分類成啟動操作降壓電路組，其執(zhí)行從上電開始的降壓操作來提供內(nèi)部電源電壓；以及啟動不操作降壓電路組，其在上電時停止操作以中斷內(nèi)部電源電壓的供給。啟動不操作降壓電路組包括從具有離上電復(fù)位電路最短的布線距離的一個降壓電路開始連續(xù)地選擇的多個降壓電路。
文檔編號H03K19/003GK101714866SQ20091020403
公開日2010年5月26日 申請日期2009年9月30日 優(yōu)先權(quán)日2008年10月3日
發(fā)明者神保敏且 申請人:恩益禧電子股份有限公司