專利名稱：?jiǎn)味溯斎氩顒?dòng)輸出的放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于-種單端輸入差動(dòng)輸出的放大器(Single-ended input differential output amplifier，亦禾爾為 balun amplifier)。
背景技術(shù)：
在通訊系統(tǒng)中，單端輸入差動(dòng)輸出的放大器通常位于射頻系統(tǒng)最前端，接收來自 天線的單端輸入信號(hào)。由于位在射頻系統(tǒng)最前端，這種放大器的設(shè)計(jì)應(yīng)該盡量降低其本身 的噪聲。圖1是一種傳統(tǒng)的單端輸入差動(dòng)輸出的放大器100的電路圖。其中電流源Vs表示 單端輸入信號(hào)，電阻Ru和I^2表示負(fù)載的阻抗。放大器100接收單端輸入信號(hào)Vs，利用N通 道金屬氧化物半導(dǎo)體場(chǎng)效晶體管(n-channel metal oxide semiconductor field effect transistor,以下簡(jiǎn)稱NMOS晶體管W1所構(gòu)成的共柵極放大器(common gate amplifier) 和NMOS晶體管M2所構(gòu)成的共源極放大器(common source amplifier)放大單端輸入信號(hào) Vs,并且將單端輸入信號(hào)Vs轉(zhuǎn)換成差動(dòng)輸出訊號(hào)，在輸出端A和B輸出。NMOS晶體管M1和M2會(huì)產(chǎn)生通道噪聲(channel noise)，造成放大器100內(nèi)部的噪 聲電流。噪聲電流通過Ru和Rm在輸出端A、B之間造成差動(dòng)輸出信號(hào)的噪聲電壓。放大 器100的設(shè)計(jì)可消除M1和M2所引起的部分噪聲。對(duì)于M1的通道噪聲，放大器100利用&、l/gml和1/ 的匹配，使Ru和Rl2的負(fù)載 電流相同。其中&是天線端的阻抗，gffll和S112分別是NMOS晶體管M1和M2的小信號(hào)模型的 轉(zhuǎn)導(dǎo)值(transconductance)。在Ru和I^2相等的情況下，可以使輸出端A和B的噪聲電壓 在差動(dòng)輸出信號(hào)中互相抵消，藉此消除M1所引起的噪聲。對(duì)于M2的通道噪聲，NMOS晶體管M3和M4的交叉耦接(cross-coupling)提高了看 進(jìn)虬的源極(source)的阻抗艮，使禮的一部分噪聲電流經(jīng)由M2的輸出阻抗流入接地端， 進(jìn)而減少通過I^2的噪聲電流，由此消除M2所引起的部分噪聲。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種單端輸入差動(dòng)輸出的放大器，可以消除絕大部分的來 自內(nèi)部晶體管的噪聲。為實(shí)現(xiàn)上述目的，本發(fā)明提供的單端輸入差動(dòng)輸出的放大器，包括第一輸入端、第 二輸入端、第一輸出端、第二輸出端、第一模塊、以及第二模塊。其中，第一輸入端和第二輸 入端分別接收一單端輸入信號(hào)，第一輸出端和第二輸出端提供-差動(dòng)輸出信號(hào)。第一模塊 耦接第一輸入端、第一輸出端和第二輸出端。第二模塊耦接第二輸入端、第一輸出端和第二 輸出端。第一模塊和第二模塊分別經(jīng)由第一輸入端和第二輸入端接收單端輸入信號(hào)，分別 放大此單端輸入信號(hào)，并且將單端輸入信號(hào)轉(zhuǎn)換為差動(dòng)輸出信號(hào)。除了內(nèi)含的晶體管種類 不同以外，第一模塊和第二模塊的電路對(duì)稱。本發(fā)明另提出一種單端輸入差動(dòng)輸出的放大器，包括第一輸入端、第二輸入端、第一輸出端、第二輸出端、第一晶體管、第二晶體管、第三晶體管、以及第四晶體管。其中，第一 輸入端和第二輸入端分別接收一單端輸入信號(hào)，第一輸出端和第二輸出端提供一差動(dòng)輸出 信號(hào)。第一晶體管耦接于第一輸入端和第一輸出端之間，自第一輸入端接收單端輸入信號(hào)， 在第一輸出端輸出放大之后的單端輸入信號(hào)。第二晶體管耦接于第一輸入端和第二輸出端 之間，自第一輸入端接收單端輸入信號(hào)，在第二輸出端輸出放大之后的單端輸入信號(hào)。第三 晶體管耦接于第二輸入端和第一輸出端之間，自第二輸入端接收單端輸入信號(hào)，在第一輸 出端輸出放大之后的單端輸入信號(hào)。第四晶體管耦接于第二輸入端和第二輸出端之間，自 第二輸入端接收單端輸入信號(hào)，在第二輸出端輸出放大之后的單端輸入信號(hào)。上述單端輸入差動(dòng)輸出的放大器巧妙地利用四個(gè)晶體管和其它組件之間的耦接 關(guān)系，具有電路簡(jiǎn)單和低噪聲的特性。


圖1是公知的一種單端輸入差動(dòng)輸出的放大器的電路圖。圖2是依照本發(fā)明一實(shí)施例的一種單端輸入差動(dòng)輸出的放大器的電路圖。圖3和圖4是圖2的單端輸入差動(dòng)輸出的放大器的消除通道噪聲的示意圖。圖5是依照本發(fā)明另一實(shí)施例的一種單端輸入差動(dòng)輸出的放大器的電路圖。圖6是依照本發(fā)明另一實(shí)施例的一種單端輸入差動(dòng)輸出的放大器的電路圖。附圖中主要組件符號(hào)說明100、200 單端輸入差動(dòng)輸出的放大器210:第一模塊220:第二模塊250:天線端電路500、600 單端輸入差動(dòng)輸出的放大器A、B:輸出端B” B2JIl壓電路C1-C6 電容GND 接地端I1, I2 輸入端IAJB、Ic、ID、IE、IF、In、In'、In〃 噪聲電流L1、L2:電感M”M2、M3、M4 晶體管(^、仏輸出端點(diǎn)R1-R8, Rl, Rli, Rl2, Rs 電阻Ra、R。阻抗r。3、r。4 晶體管的輸出阻抗Vbi、Vb2 偏壓VCC 電源端Vn:噪聲電壓Vs 單端輸入信號(hào)
具體實(shí)施例方式為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳 細(xì)說明如下。圖2是依照本發(fā)明一實(shí)施例的一種單端輸入差動(dòng)輸出的放大器200的電路圖。放 大器200包括輸入端I” I2、輸出端O1, 02、電感L” L2,電容C3、C4、以及模塊210、220。電感 L1耦接于輸入端I1與電源端VCC之間。電感L2耦接于輸入端I2與接地端GND之間。電容 C3耦接于輸入端I1和天線端電路250之間。電容C4耦接于輸入端I2和天線端電路250之 間。模塊210耦接輸入端I1以及輸出端OpOy模塊220耦接輸入端I2以及輸出端O^O2t5天線端電路250其中，Vs表示來自天線的單端輸入信號(hào)，&表示天線端電路250 的等效阻抗。電容c3、C4分別將單端輸入信號(hào)Vs耦合至輸入端Ip 12。放大器200分別在 輸入端I1U2接收單端輸入信號(hào)Vs，放大單端輸入信號(hào)Vs，并且將單端信號(hào)Vs轉(zhuǎn)換成差動(dòng)信 號(hào)，在輸出端OpO2輸出。電阻&表示放大器200的負(fù)載阻抗。電感Lp L2的作用是抗流器(choke)，也就是傳遞直流信號(hào)，并且阻擋小信號(hào)。因 此電感Lp L2對(duì)小信號(hào)而言有極大的阻抗。電感U、L2也可以用高阻抗(遠(yuǎn)大于Rs)的電 阻取代。模塊210包括P通道金屬氧化物半導(dǎo)體場(chǎng)效晶體管(p-channel metal oxide semiconductor field effect transistor，以下簡(jiǎn)稱 PMOS 晶體管)M”M2、電容 C1、電阻 R” 以及偏壓電路Bp PMOS晶體管M1耦接于輸入端I1和輸出端O1之間，PMOS晶體管M2耦接 于輸入端I1和輸出端O2之間。電容C1耦接于輸入端I1和PMOS晶體管M2的柵極之間。電 阻R1耦接PMOS晶體管M2的柵極。偏壓電路B1耦接電阻R1和PMOS晶體管M1的柵極。PMOS晶體管M1構(gòu)成一個(gè)共柵極放大器，這個(gè)共柵極放大器自輸入端I1接收單端 輸入信號(hào)Vs，在輸出端O1輸出放大之后的單端輸入信號(hào)\。PMOS晶體管M2構(gòu)成一個(gè)共源 極放大器，這個(gè)共源極放大器經(jīng)由電容C1自輸入端I1接收單端輸入信號(hào)\，在輸出端&輸 出放大之后的單端輸入信號(hào)\。上述的共柵極放大器和共源極放大器的輸出極性相反，所 以能將單端輸入信號(hào)\轉(zhuǎn)換為差動(dòng)輸出信號(hào)，在輸出端O1W2輸出。偏壓電路B1提供上述 的共柵極放大器和共源極放大器操作所需的偏壓。電阻R1并無電流通過，其作用是使PMOS 晶體管M1和M2的柵極偏壓一致。模塊220包括NMOS晶體管M3、M4,電容C2、電阻R2、以及偏壓電路化。除了內(nèi)含的 晶體管種類不同以外，模塊210和220的電路是對(duì)稱的。模塊220其中的匪OS晶體管M3、 M4、電容C2、電阻R2、以及偏壓電路化和模塊210其中的PMOS晶體管Μ^Μ2、電容C1、電阻禮、 以及偏壓電路B1 —一對(duì)應(yīng)，有相同的耦接關(guān)系和功能，只是將輸入端I1換成輸入端12。因 此模塊220的細(xì)節(jié)就不再贅述。為了阻抗匹配，PMOS晶體管M1和NMOS晶體管M3的小信號(hào)模型的轉(zhuǎn)導(dǎo)值的并聯(lián)等 效阻抗必須等于天線端電路250的等效阻抗&。本實(shí)施例中，1/ 和1/ 各為Rs的兩倍， 其中S111和Sn3分別是PMOS晶體管M1和NMOS晶體管M3的轉(zhuǎn)導(dǎo)值。以下說明放大器200如何消除晶體管M1-M4的通道噪聲。圖3是放大器200消除 M3W通道噪聲的示意圖。圖4是放大器200消除M4的通道噪聲的示意圖。為了簡(jiǎn)潔起見， 圖3和圖4省略了電阻R1和R20
圖3當(dāng)中，電流源In表示NMOS晶體管M3的通道噪聲電流。噪聲電流In分為Ia 和。兩路。流向M3自身的噪聲電流L會(huì)在M3的漏極(drain)抵消一部分In，使噪聲電流 In'小于In。電流Ie也會(huì)在輸出端O1抵消一部分In'，使負(fù)載阻抗&的噪聲電流In〃小于 In'。M3W通道噪聲電流In在輸入端I1U2所產(chǎn)生的噪聲電壓Vn會(huì)造成分別流經(jīng)晶體管禮 和M4的電流Id和Ie，進(jìn)而造成流經(jīng)負(fù)載阻抗&的電流IF。電流If可以抵消大部分的噪聲 電流In"，因此消除輸出端OpO2之間的輸出噪聲電壓。以上就是放大器200消除NMOS晶 體管M3的通道噪聲的機(jī)制，PMOS晶體管M1的通道噪聲也是利用相同的機(jī)制消除。圖4當(dāng)中，電流源In表示NMOS晶體管M4的通道噪聲電流，r。3和r。4分別表示晶體 管M2和M4的輸出阻抗。如果沒有電容C” C2的耦合路徑，由于電阻&耦接PMOS晶體管M1 和禮的源極，從右邊看進(jìn)&的等效電阻Ra會(huì)非常大，使得流經(jīng)&的噪聲電流非常小。電容 C1, C2的耦合路徑會(huì)稍微降低等效電阻Ra，不過降低后的等效電阻Ra仍然遠(yuǎn)大于輸出阻抗 r。3和r。4。電阻分流的效應(yīng)會(huì)使M4的通道噪聲電流In僅在&產(chǎn)生很小的噪聲電流，因此在 輸出端O1和&之間僅造成很小的噪聲電壓。以上就是放大器200抑制NMOS晶體管M4的 通道噪聲的機(jī)制，PMOS晶體管M2的通道噪聲也是利用相同的機(jī)制來加以抑制。雖然晶體管M1-M4都會(huì)產(chǎn)生通道噪聲，但是放大器200的電路設(shè)計(jì)可以消除絕大部 分的輸出噪聲電壓，因此放大器200有極佳的低噪聲效能。圖5是依照本發(fā)明另一實(shí)施例的一種單端輸入差動(dòng)輸出的放大器500的電路圖。 放大器500和圖2的放大器200的不同的處是用電容C5、C6和電阻R3-Ii8組成偏壓電路，以 提供晶體管M1-M4操作所需的偏壓。其中，電阻R3耦接輸出端O1,電阻R4耦接于電阻R3與 PMOS晶體管M1的柵極之間，電阻&耦接于電阻R3與NMOS晶體管M3的柵極之間。電阻& 耦接輸出端02，電阻R7耦接于電阻&與PMOS晶體管M2的柵極之間，電阻&耦接于電阻& 與NMOS晶體管M4的柵極之間。電容C5耦接于PMOS晶體管M1的柵極與電源端VCC之間。 電容C6耦接于NMOS晶體管M3的柵極與接地端GND之間。晶體管M1和M3藉由電阻R3-Ii5連接成兩個(gè)串聯(lián)的二極管，晶體管M2和M4也藉由電 阻&-1 8連接成兩個(gè)串聯(lián)的二極管。電阻1 - 都有大電阻值，以避免影響M1-M4所構(gòu)成的放 大器的操作。為了共柵極放大器的操作所需，電容C5、C6在小信號(hào)模型讓晶體管M1和M3的 柵極接地。這種簡(jiǎn)單的偏壓電路可以固定輸出端O1和A的直流電壓，使放大器500不需要 傳統(tǒng)而復(fù)雜的共柵極偏壓電路。圖6是依照本發(fā)明另一實(shí)施例的一種單端輸入差動(dòng)輸出的放大器600的電路圖。 放大器600和圖5的放大器500的不同的處是增加了晶體管M1-M4的交叉耦接，也就是晶體 管M1的本體(body)耦接晶體管M2的源極(source)，晶體管M2的本體耦接晶體管M1的源 極，晶體管M3的本體耦接晶體管M4的源極，晶體管M4的本體耦接晶體管M3的源極。以上的 交叉耦接可以在小信號(hào)模型提高晶體管M1-M4的轉(zhuǎn)導(dǎo)值，以消除更多噪聲。以上實(shí)施例的單端輸入差動(dòng)輸出的放大器具有電路簡(jiǎn)單、低噪聲、以及阻抗匹配 的特點(diǎn)，其中每一個(gè)晶體管都有放大信號(hào)的功能。上述的單端輸入差動(dòng)輸出的放大器利用 自身的電路設(shè)計(jì)來消除噪聲，沒有會(huì)造成直流壓降的多余組件，可在電壓較低的電源的下 操作。雖然本發(fā)明已以實(shí)施例描述如上，然其并非用以限定本發(fā)明，本領(lǐng)域技術(shù)人員在 不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以申8請(qǐng)的權(quán)利要求范圍所界定的內(nèi)容為準(zhǔn)。
權(quán)利要求
1.一種單端輸入差動(dòng)輸出的放大器，包括 一第一輸入端，接收一單端輸入信號(hào)；一第二輸入端，接收該單端輸入信號(hào)； 一第一輸出端；一第二輸出端，其中該第一輸出端和該第二輸出端提供一差動(dòng)輸出信號(hào)； 一第一模塊，耦接該第一輸入端、該第一輸出端和該第二輸出端；以及 一第二模塊，耦接該第二輸入端、該第一輸出端和該第二輸出端；其中 該第一模塊和該第二模塊分別經(jīng)由該第一輸入端和該第二輸入端接收該單端輸入信 號(hào)，分別放大該單端輸入信號(hào)，并且將該單端輸入信號(hào)轉(zhuǎn)換為該差動(dòng)輸出信號(hào)； 除了內(nèi)含的晶體管種類不同以外，該第一模塊和該第二模塊的電路對(duì)稱。
2.如權(quán)利要求1所述的單端輸入差動(dòng)輸出的放大器，其中，該第一模塊包括一第一共柵極放大器，由一第一晶體管構(gòu)成，耦接于該第一輸入端和該第一輸出端之 間，自該第一輸入端接收該單端輸入信號(hào)，在該第一輸出端輸出放大之后的該單端輸入信 號(hào)；以及一第一共源極放大器，由一第二晶體管構(gòu)成，耦接于該第一輸入端和該第二輸出端之 間，自該第一輸入端接收該單端輸入信號(hào)，在該第二輸出端輸出放大之后的該單端輸入信 號(hào)；而且該第二模塊包括一第二共柵極放大器，由一第三晶體管構(gòu)成，耦接于該第二輸入端和該第一輸出端之 間，自該第二輸入端接收該單端輸入信號(hào)，在該第一輸出端輸出放大之后的該單端輸入信 號(hào)；以及一第二共源極放大器，由一第四晶體管構(gòu)成，耦接于該第二輸入端和該第二輸出端之 間，自該第二輸入端接收該單端輸入信號(hào)，在該第二輸出端輸出放大之后的該單端輸入信 號(hào)。
3.如權(quán)利要求2所述的單端輸入差動(dòng)輸出的放大器，其中，該第一晶體管和該第二晶 體管為PMOS晶體管，該第三晶體管和該第四晶體管為NMOS晶體管。
4.如權(quán)利要求2所述的單端輸入差動(dòng)輸出的放大器，其中，該第一模塊包括 一第一電容，耦接于該第一輸入端和該第二晶體管的柵極之間；而且該第二模塊包括一第二電容，耦接于該第二輸入端和該第四晶體管的柵極之間。
5.如權(quán)利要求2所述的單端輸入差動(dòng)輸出的放大器，其中，該第一模塊包括 一第一電阻，耦接該第二晶體管的柵極；以及一第一偏壓電路，耦接該第一電阻和該第一晶體管的柵極，提供該第一共柵極放大器 和該第一共源極放大器操作所需的偏壓； 而且該第二模塊包括一第二電阻，耦接該第四晶體管的柵極；以及一第二偏壓電路，耦接該第二電阻和該第三晶體管的柵極，提供該第二共柵極放大器 和該第二共源極放大器操作所需的偏壓。
6.如權(quán)利要求2所述的單端輸入差動(dòng)輸出的放大器，其中，該第一晶體管和該第三晶體管連接成兩個(gè)串聯(lián)的二極管，該第二晶體管和該第四晶體管也連接成兩個(gè)串聯(lián)的二極管。
7.如權(quán)利要求6所述的單端輸入差動(dòng)輸出的放大器，包括一第三電阻，耦接該第一輸出端；一第四電阻，耦接于該第三電阻與該第一晶體管的柵極之間； 一第五電阻，耦接于該第三電阻與該第三晶體管的柵極之間； 一第六電阻，耦接該第二輸出端；一第七電阻，耦接于該第六電阻與該第二晶體管的柵極之間；以及 一第八電阻，耦接于該第六電阻與該第四晶體管的柵極之間。
8.如權(quán)利要求2所述的單端輸入差動(dòng)輸出的放大器，其中，該第一晶體管的本體耦接 該第二晶體管的源極，該第二晶體管的本體耦接該第一晶體管的源極；該第三晶體管的本 體耦接該第四晶體管的源極，該第四晶體管的本體耦接該第三晶體管的源極。
9.如權(quán)利要求1所述的單端輸入差動(dòng)輸出的放大器，包括 一第三電容，耦接于該第一輸入端和一天線端電路之間；以及一第四電容，耦接于該第二輸入端和該天線端電路之間，其中該天線端電路提供該單 端輸入信號(hào)。
10.如權(quán)利要求9所述的單端輸入差動(dòng)輸出的放大器，其中，該第一晶體管的轉(zhuǎn)導(dǎo)值和 該第三晶體管的轉(zhuǎn)導(dǎo)值的并聯(lián)等效阻抗等于該天線端電路的等效阻抗。
11.如權(quán)利要求1所述的單端輸入差動(dòng)輸出的放大器，包括一第一抗流器，耦接于該第一輸入端與一電源端之間，傳遞直流信號(hào)并阻擋小信號(hào)；以及一第二抗流器，耦接于該第二輸入端與一接地端之間，傳遞直流信號(hào)并阻擋小信號(hào)。
12.如權(quán)利要求11所述的單端輸入差動(dòng)輸出的放大器，其中，該第一抗流器和該第二 抗流器各包括一電感。
13.如權(quán)利要求11所述的單端輸入差動(dòng)輸出的放大器，其中，該第一抗流器和該第二 抗流器各包括一電阻。
14.一種單端輸入差動(dòng)輸出的放大器，包括 一第一輸入端，接收一單端輸入信號(hào)；一第二輸入端，接收該單端輸入信號(hào)； 一第一輸出端；一第二輸出端，其中該第一輸出端和該第二輸出端提供一差動(dòng)輸出信號(hào)； 一第一晶體管，耦接于該第一輸入端和該第一輸出端之間，自該第一輸入端接收該單 端輸入信號(hào)，在該第一輸出端輸出放大之后的該單端輸入信號(hào)；一第二晶體管，耦接于該第一輸入端和該第二輸出端之間，自該第一輸入端接收該單 端輸入信號(hào)，在該第二輸出端輸出放大之后的該單端輸入信號(hào)；一第三晶體管，耦接于該第二輸入端和該第一輸出端之間，自該第二輸入端接收該單 端輸入信號(hào)，在該第一輸出端輸出放大之后的該單端輸入信號(hào)；以及一第四晶體管，耦接于該第二輸入端和該第二輸出端之間，自該第二輸入端接收該單 端輸入信號(hào)，在該第二輸出端輸出放大之后的該單端輸入信號(hào)。
15.如權(quán)利要求14所述的單端輸入差動(dòng)輸出的放大器，其中，該第一晶體管和該第二 晶體管為PMOS晶體管，該第三晶體管和該第四晶體管為NMOS晶體管。
16.如權(quán)利要求14所述的單端輸入差動(dòng)輸出的放大器，其中，該第一晶體管構(gòu)成一第 一共柵極放大器，該第二晶體管構(gòu)成一第一共源極放大器，該第三晶體管構(gòu)成一第二共柵 極放大器，該第四晶體管構(gòu)成一第二共源極放大器。
17.如權(quán)利要求14項(xiàng)所述的單端輸入差動(dòng)輸出的放大器，包括 一第一電容，耦接于該第一輸入端和該第二晶體管的柵極之間；以及 一第二電容，耦接于該第二輸入端和該第四晶體管的柵極之間。
18.如權(quán)利要求14所述的單端輸入差動(dòng)輸出的放大器，包括 一第一電阻，耦接該第二晶體管的柵極；一第一偏壓電路，耦接該第一電阻和該第一晶體管的柵極，提供該第一晶體管和該第 二晶體管操作所需的偏壓；一第二電阻，耦接該第四晶體管的柵極；以及一第二偏壓電路，耦接該第二電阻和該第三晶體管的柵極，提供該第三晶體管和該第 四晶體管操作所需的偏壓。
19.如權(quán)利要求14所述的單端輸入差動(dòng)輸出的放大器，其中，該第一晶體管和該第三 晶體管連接成兩個(gè)串聯(lián)的二極管，該第二晶體管和該第四晶體管也連接成兩個(gè)串聯(lián)的二極管。
20.如權(quán)利要求19所述的單端輸入差動(dòng)輸出的放大器，包括一第三電阻，耦接該第一輸出端；一第四電阻，耦接于該第三電阻與該第一晶體管的柵極之間； 一第五電阻，耦接于該第三電阻與該第三晶體管的柵極之間； 一第六電阻，耦接該第二輸出端；一第七電阻，耦接于該第六電阻與該第二晶體管的柵極之間；以及 一第八電阻，耦接于該第六電阻與該第四晶體管的柵極之間。
21.如權(quán)利要求14所述的單端輸入差動(dòng)輸出的放大器，包括 一第三電容，耦接于該第一輸入端和一天線端電路之間；以及一第四電容，耦接于該第二輸入端和該天線端電路之間，其中該天線端電路提供該單 端輸入信號(hào)。
22.如權(quán)利要求21所述的單端輸入差動(dòng)輸出的放大器，其中，該第一晶體管的轉(zhuǎn)導(dǎo)值 和該第三晶體管的轉(zhuǎn)導(dǎo)值的并聯(lián)等效阻抗等于該天線端電路的等效阻抗。
全文摘要
一種單端輸入差動(dòng)輸出的放大器，包括第一輸入端、第二輸入端、第一輸出端、第二輸出端、第一模塊以及第二模塊。其中，第一輸入端和第二輸入端分別接收一單端輸入信號(hào)，第一輸出端和第二輸出端提供一差動(dòng)輸出信號(hào)。第一模塊耦接第一輸入端、第一輸出端和第二輸出端。第二模塊耦接第二輸入端、第一輸出端和第二輸出端。第一模塊和第二模塊分別經(jīng)由第一輸入端和第二輸入端接收單端輸入信號(hào)，分別放大此單端輸入信號(hào)，并且將單端輸入信號(hào)轉(zhuǎn)換為差動(dòng)輸出信號(hào)。除了內(nèi)含的晶體管種類不同以外，第一模塊和第二模塊的電路對(duì)稱。
文檔編號(hào)H03F3/45GK102045033SQ20091020405
公開日2011年5月4日 申請(qǐng)日期2009年10月12日 優(yōu)先權(quán)日2009年10月12日
發(fā)明者李青峰 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院