專利名稱：雙向分裂柵與非閃存結(jié)構(gòu)/陣列及其編程、擦除、讀出和制造技術(shù)
方法
技術(shù)領(lǐng)域：
本發(fā)明涉及分裂柵NAND閃存結(jié)構(gòu)，具體涉及僅在NAND結(jié)構(gòu)的末端有一個源極和一個漏極的雙向分裂柵NAND閃存結(jié)構(gòu)。
背景技術(shù)：
在本領(lǐng)域中，非易失性存儲器集成電路芯片是眾所周知的。見美國專利5,029,130和6,151,248。非易失性存儲器集成電路芯片的一種形式是NAND閃存裝置，在該裝置中，一串串聯(lián)的非易失性存儲器單元組成NAND閃存結(jié)構(gòu)。
參見圖1A，其中示出了現(xiàn)有技術(shù)的分裂柵NAND閃存結(jié)構(gòu)10的橫截面圖。(見C.Y.Shu等人的“以快速編程和擦除為特征的120nm技術(shù)的分裂柵NAND閃存節(jié)點”(“Split-Gate NAND Flash Memory At120nm Technology Node Featuring Fast Programming and Erase”by C.Y.Shu et al，2004 symposium on VLSI Technology Digest ofTechnical and Erase”))。在第一導(dǎo)電類型的半導(dǎo)體襯底12上形成NAND閃存結(jié)構(gòu)10。NAND閃存結(jié)構(gòu)10在襯底12中具有第二導(dǎo)電類型的第一區(qū)14和第二導(dǎo)電類型的第二區(qū)16。第一區(qū)14和第二區(qū)16彼此分隔，以界定第一區(qū)14和第二區(qū)16之間的連續(xù)溝道區(qū)。多個浮置柵(18A...18N)彼此分隔，且每個浮置柵18位于所述溝道區(qū)的一個獨立部分的上方，并與該獨立部分分隔和絕緣。結(jié)構(gòu)10還具有與每個浮置柵18相關(guān)聯(lián)的選擇柵20。選擇柵20位于所述溝道區(qū)的另一部分的上方，并與相關(guān)聯(lián)的浮置柵18鄰接并絕緣。最后，結(jié)構(gòu)10具有多個控制柵22，每個控制柵22與一個浮置柵相關(guān)聯(lián)，并與所述相關(guān)聯(lián)的浮置柵形成堆疊式的柵配置。
通常，NAND柵結(jié)構(gòu)10在列方向上形成，而選擇柵20和連接各自的選擇柵的控制柵22在行方向上形成。圖1B中示出了這樣的NAND結(jié)構(gòu)10的陣列的平面圖。
現(xiàn)有技術(shù)的NAND結(jié)構(gòu)10存在的問題是，它需要為每個單元提供兩條行線一條用于選擇柵20，一條用于控制柵22。由于為每個單元配備兩條線，而對非易失性單元而言，所述線必須攜帶高電壓，因此每個單元節(jié)距將需要有過多的高電壓控制線。此外，NAND結(jié)構(gòu)10在工作中是單向的。
這樣的存儲器陣列是眾所周知的它們相鄰的行/列在陣列的末端進行電連接。見美國專利6,825,084(圖2)。最后，這樣的控制柵在本領(lǐng)域內(nèi)也是眾所周知的基本為T形，位于一對浮置柵之間，且其一部分位于某溝道區(qū)上方，并電容性耦合到上述的那對浮置柵。見美國專利6,151,248。
因此，需要減少每單元的線數(shù)，以改進非易失性存儲器裝置的節(jié)距。

發(fā)明內(nèi)容
因此，在本發(fā)明中，在第一導(dǎo)電類型的半導(dǎo)體襯底上形成了NAND閃存結(jié)構(gòu)。該NAND結(jié)構(gòu)包括上述襯底內(nèi)的第二導(dǎo)電類型的第一區(qū)和上述襯底內(nèi)的與該第一區(qū)隔開的第二區(qū)。從而，在上述第一區(qū)和第二區(qū)之間界定溝道區(qū)。多個浮置柵彼此隔開，且每個浮置柵與上述溝道區(qū)絕緣。多個控制柵彼此隔開，且每個控制柵與上述溝道區(qū)絕緣。每個控制柵位于一對浮置柵之間，并電容性耦合到該對浮置柵。多個選擇柵彼此隔開，且各選擇柵與上述溝道區(qū)絕緣。各選擇柵位于一對浮置柵之間。


圖1A是現(xiàn)有技術(shù)的NAND閃存結(jié)構(gòu)的示意橫截面圖。
圖1B是使用多個圖1A所示的現(xiàn)有技術(shù)的NAND閃存結(jié)構(gòu)的NAND閃存裝置的俯視圖，它示出了一個NAND閃存結(jié)構(gòu)與相鄰NAND閃存結(jié)構(gòu)的互連。
圖2是本發(fā)明一個實施例的NAND閃存結(jié)構(gòu)的示意橫截面圖。
圖3是使用多個圖2所示的NAND閃存結(jié)構(gòu)的NAND陣列的俯視圖。
圖4是圖3所示的NAND陣列的示意的電路圖。
圖5是圖2所示的本發(fā)明的NAND閃存結(jié)構(gòu)的一部分的橫截面圖。
圖6A-6E示出了制造圖5所示的本發(fā)明的該部分NAND閃存結(jié)構(gòu)的步驟。
圖7是圖2所示的本發(fā)明的NAND閃存結(jié)構(gòu)的變體的示意橫截面圖。
圖8是本發(fā)明另一實施例的NAND閃存結(jié)構(gòu)的示意橫截面圖，它是圖2所示實施例的另一變體。
圖9是一例與圖7和圖8所示的NAND閃存結(jié)構(gòu)類似的NAND閃存結(jié)構(gòu)的示意橫截面圖。
圖10是本發(fā)明另一實施例的NAND閃存結(jié)構(gòu)的示意橫截面圖。
圖11是圖10所示的本發(fā)明實施例的NAND閃存結(jié)構(gòu)的變體的示意橫截面圖。
圖12是圖10所示的本發(fā)明實施例的NAND閃存結(jié)構(gòu)的變體的示意橫截面圖。
圖13是圖11和圖12所示的本發(fā)明實施例的NAND閃存結(jié)構(gòu)的變體的示意橫截面圖。
具體實施例方式
參見圖2，其中示出了本發(fā)明的第一實施例，即NAND閃存結(jié)構(gòu)30的橫截面圖。在第一導(dǎo)電類型(如P型)的半導(dǎo)體襯底12上形成了圖2所示的NAND閃存結(jié)構(gòu)30。該結(jié)構(gòu)30在襯底12中含有第二導(dǎo)電類型(如N型)的、作為源極的第一區(qū)14。與第一區(qū)14即源極14隔開的是襯底12中的同樣為第二導(dǎo)電類型的第二區(qū)16(如漏極)。如文中所使用，術(shù)語“源極”和“漏極”可以互換使用。如將在以下公開的那樣，本發(fā)明的NAND閃存結(jié)構(gòu)30能在源極14和漏極16互換的情況下工作，即結(jié)構(gòu)30能雙向操作。第一區(qū)14和第二區(qū)16彼此隔開，以在它們之間界定連續(xù)的溝道區(qū)32。多個浮置柵18彼此隔開，并位于溝道區(qū)32的上方，且與該溝道區(qū)絕緣。每個浮置柵18位于溝道區(qū)32的一個獨立部分的上方，并控制著其所在位置下方的那部分溝道區(qū)中的電流傳導(dǎo)。NAND閃存結(jié)構(gòu)30還包括多個控制柵34。每個控制柵34與一對浮置柵18相關(guān)聯(lián)，并位于該對浮置柵18之間。每個控制柵34具有兩部分位于與相關(guān)聯(lián)的浮置柵18相鄰的溝道區(qū)32的一個部分上方的第一部分36和位于相關(guān)聯(lián)的浮置柵18上方的、與該浮置柵絕緣的、并電容性耦合到該浮置柵18的第二部分38?？刂茤?4可以是圖2所示的單一結(jié)構(gòu)，或可以是兩個獨立的、在外部電連接的(即在NAND閃存結(jié)構(gòu)30之外電連接的)部分36和38。在圖2所示的實施例中，NAND閃存結(jié)構(gòu)30還包括位于溝道區(qū)32的某一部分上方、與該部分絕緣的第一選擇柵40。每個第一選擇柵與一對浮置柵18相關(guān)聯(lián)，并位于該對浮置柵18之間。從而，每個浮置柵18在其一側(cè)具有相關(guān)聯(lián)的控制柵34，在其另一側(cè)具有相關(guān)聯(lián)的選擇柵40。各選擇柵40基本為直線形。選擇柵40用作傳統(tǒng)的MOS晶體管的柵極。最后，NAND閃存結(jié)構(gòu)30還具有兩個第二選擇柵42，各第二選擇柵位于溝道區(qū)32的一部分的上方，并與該部分絕緣，且分別和源極區(qū)14與漏極區(qū)16直接相鄰。各第二選擇柵42基本為“L”形。
NAND閃存結(jié)構(gòu)的陣列參見圖3，其中示出了NAND閃存結(jié)構(gòu)30的陣列50的俯視圖。
陣列50包括多個配置成多個行和列的NAND閃存結(jié)構(gòu)30。如本領(lǐng)域技術(shù)人員熟知，術(shù)語“行”和“列”可以互換使用。在圖3所示的實施例中，每個NAND閃存結(jié)構(gòu)30配置在列方向上，且源極區(qū)14位于一端，漏極區(qū)16位于另一端。此外，一個列中的每個NAND閃存結(jié)構(gòu)30與另一個NAND閃存結(jié)構(gòu)共享位于一端的共用漏極區(qū)16，并共享位于另一端的共用源極區(qū)14。最后，從圖3可看出，在行方向上彼此相鄰的NAND閃存結(jié)構(gòu)也共享共用源極區(qū)14。從而，NAND結(jié)構(gòu)30a具有源極區(qū)14a和漏極區(qū)16a。與結(jié)構(gòu)30a在行方向上直接相鄰的NAND結(jié)構(gòu)30b與前者共享共用漏極區(qū)16a，并具有源極區(qū)14c。然而，在行方向上相鄰的結(jié)構(gòu)30c也共享源極區(qū)14c。最后，在行方向上布置第一選擇柵40和第二選擇柵42以及控制柵34。
在圖4中示出了陣列50的示意電路圖。每個第一選擇柵40和第二選擇柵42用作MOS晶體管的傳統(tǒng)的柵極，因為施加到該柵的電壓能導(dǎo)通該柵下方的那部分溝道區(qū)。每個控制柵34用作堆疊浮置柵晶體管的控制柵，施加到該控制柵上的電壓如果足以克服存儲在相關(guān)聯(lián)的浮置柵中的電荷，則可導(dǎo)通上述浮置柵下方的那部分溝道區(qū)。
制造方法參見圖5，其中示出了本發(fā)明的NAND閃存結(jié)構(gòu)30一部分的橫截面圖。結(jié)構(gòu)30包括硅襯底12，該襯底通常為P型。然而，如本領(lǐng)域技術(shù)人員熟知，所述襯底也可以為N型。結(jié)構(gòu)30的所述部分還包括襯底12上的浮置柵氧化層60。在氧化層60上存在一對浮置柵18。在該對浮置柵18之間是控制柵34的第一部分36?？刂茤?4的第一部分36也與襯底12絕緣。控制柵34的兩個第二部分38中的每一個在該對浮置柵18上方延伸，并電容性耦合到該對浮置柵18。選擇柵40位于一對浮置柵18之間。
可以用以下步驟制造圖5所示的NAND閃存結(jié)構(gòu)30的所述部分。參見圖6A，其中示出了一個晶體硅襯底12，在該襯底上生長一層二氧化硅70。所述二氧化硅層的厚度約為九十(90)埃。本領(lǐng)域技術(shù)人員顯然明白，此處說明的尺寸為NAND結(jié)構(gòu)30的某個特定幾何尺寸。在本實例中，所述說明用于具有一百三十(130)毫米的特征尺寸的裝置?？赏ㄟ^硅的熱氧化來生長所述二氧化硅層70，或者，它可以是淀積的電介質(zhì)。然后，在二氧化硅層70上淀積約為五百(500)埃的多晶硅層72。可通過低壓化學(xué)汽相淀積(LPCVD)來淀積多晶硅層72。然后，將多晶硅72進行高溫氧化(HTO)處理，其中淀積二氧化硅層74。淀積約為一百五十(150)埃的二氧化硅74。最后，在二氧化硅層74上淀積約為2000埃厚的氮化硅層76?？赏ㄟ^LPCVD淀積氮化硅層76。所得結(jié)構(gòu)如圖6A所示。
然后，將圖6A所示的結(jié)構(gòu)進行光掩模加工，其中，用光刻膠覆蓋氮化硅層76的若干選擇部分，然后，通過恰當(dāng)?shù)难谀⑺霾糠诌M行曝光。除去所述掩模，同時也除去了未曝光的光刻膠。然后，將所述結(jié)構(gòu)進行氮化硅的RIE蝕刻，該蝕刻除去了未被光刻膠覆蓋的氮化硅76。繼續(xù)進行所述蝕刻，直到其到達二氧化硅層74。然后，將仍然覆蓋氮化硅76的光刻膠除去。隨后，在所述結(jié)構(gòu)上淀積一層二氧化硅78(TEOS)。TEOS層78約為一千(1000)埃厚。然后，將該結(jié)構(gòu)進行TEOS的RIE蝕刻，并在多晶硅層72處停止。上述操作形成了與未經(jīng)曝光的氮化硅76的條紋相鄰的TEOS隔層78。所得結(jié)構(gòu)如圖6B所示。
隨后，將圖6B所示的結(jié)構(gòu)進行RIE多晶硅蝕刻處理。該RIE多晶硅蝕刻除去了多晶硅層72的露出部分，從而使其以下的二氧化硅層70露出。然后，將該結(jié)構(gòu)浸入氫氟酸，以除去TEOS氧化隔層78和二氧化硅層74的位于TEOS氧化隔層下方的部分。然后，在各處淀積HTO層80。所得結(jié)構(gòu)如圖6C所示。
然后，在圖6C所示的結(jié)構(gòu)中的每處均淀積多晶硅82。具體來說，多晶硅82淀積于氮化硅76的相鄰條紋之間的、由HTO氧化層80覆蓋的區(qū)域。然后，用CMP處理對該結(jié)構(gòu)進行平面化和拋光，除去氮化硅76上的HTO氧化層80，直到氮化硅76露出并與淀積的多晶硅82的露出表面平齊為止。然后，將該結(jié)構(gòu)進行氧化。由于僅有的露出的多晶硅是多晶硅82露出的那個區(qū)域，因此，在多晶硅82上形成氧化物84。然后，將該結(jié)構(gòu)浸入氫氟酸。所得結(jié)構(gòu)如圖6D所示。
將圖6D所示的結(jié)構(gòu)浸入熱的磷酸之中，而這清除了曝光的氮化硅76。然后，將該結(jié)構(gòu)進行RIE氧化物蝕刻，該蝕刻除去了二氧化硅層74的露出部分。然后，對該結(jié)構(gòu)進行多晶硅RIE蝕刻，該蝕刻除去了多晶硅72的露出部分，留下多晶硅72的兩個獨立的露出部分，這兩個部分將成為與第一選擇柵相鄰的那一對浮置柵。然后，將該結(jié)構(gòu)進行RIE氧化物蝕刻，該蝕刻除去了二氧化硅層70的露出部分，并到達襯底12。在露出的硅襯底上生長或淀積氧化層86。二氧化硅層86為第一選擇柵形成了柵氧化層。從而，用于第一選擇柵40的柵氧化層86的厚度可以不同于用于浮置柵72的柵氧化層70的厚度。最后，淀積多晶硅88，形成第一選擇柵40。然后，將該結(jié)構(gòu)進行多晶硅回蝕加工。所得結(jié)構(gòu)如圖6E所示。
操作方法第一種擦除操作在第一種擦除本發(fā)明的NAND閃存結(jié)構(gòu)30的方法中，同時擦除位于同一行的浮置柵18。而這是通過以下方法實現(xiàn)的。讓我們假設(shè)將同時擦除浮置柵18c和那些位于同一行的浮置柵。然后，施加以下電壓。源極區(qū)14和漏極區(qū)16均保持地電位。第二選擇柵42也保持在地電位。將諸如正八伏(+8v)的正電壓施加到與所選定浮置柵18c直接相鄰的第一選擇柵40a，同時將所有其他第一選擇柵40保持為地電位。最后，將地電壓即諸如負(fù)十伏(-10v)的地電壓施加到與所選定浮置柵18c直接相鄰的、位于第一選擇柵40a另一側(cè)的控制柵34b，同時將地電壓施加到所有其他控制柵34。結(jié)果，來自控制柵34b的電壓將排斥浮置柵18c上的電子，同時第一選擇柵40a上的正電壓將吸引存儲在浮置柵18c上的電子。所述電子將從浮置柵18c到達第一選擇柵40a隧穿Fowler-Nordheim機構(gòu)。由于每個第一選擇柵40a和控制柵34b在行方向上延伸，因此所有位于同一行中的浮置柵18c將同時得到擦除。
在之前方法的一個變例中，如果將諸如負(fù)十伏(-10v)的負(fù)電壓施加到位于與第一選擇柵40a相鄰的浮置柵18b的另外一側(cè)的控制柵34a，則所有與浮置柵18b位于同一行的浮置柵均將得到擦除。從而，在這個變例中，可以同時擦除兩行浮置柵(18a和18b)。
第二種擦除操作在這種擦除NAND結(jié)構(gòu)30的方法中，源極區(qū)14和漏極區(qū)16均保持在地電位。第二選擇柵42也保持在地電位。所有第一選擇柵保持在地電位。將諸如負(fù)十伏(-10v)的負(fù)電壓施加到每個NAND結(jié)構(gòu)30中的控制柵34。將諸如正十伏(+10v)的正電壓施加到襯底12。然后，同時地擦除所述NAND結(jié)構(gòu)中的所有浮置柵18。然而，在這種操作模式中，所述結(jié)構(gòu)必須是三阱構(gòu)造，使得在襯底12中可形成不同的阱，以便僅同時擦除陣列50的幾個部分。例如，如果在一個三阱中制成圖3所示的左側(cè)的NAND結(jié)構(gòu)30(30a-30p)，在另一個三阱中制成圖3所示的右側(cè)的NAND結(jié)構(gòu)30(30q-30af)，則可以通過將正電壓施加到那個阱，同時將加到NAND結(jié)構(gòu)(30q-30af)的阱的電壓保持為地電壓，來同時擦除NAND結(jié)構(gòu)(30a-30p)中的所有浮置柵18，使用這種擦除方式，則來自浮置柵18的電子隧穿柵氧化層70而到達襯底12(或襯底12的阱)。
編程用于本發(fā)明的NAND閃存結(jié)構(gòu)30的基本編程機制是一種借助于源極側(cè)熱電子注入或中溝道熱電子注入的機制。假設(shè)將對浮置柵18c進行編程，則施加如下電壓。將源極區(qū)14保持為地電位。將諸如+4.5伏的正電壓施加到漏極區(qū)16。將諸如+6伏的正電壓施加到第二選擇柵42a和42b，以導(dǎo)通位于這些第二選擇柵下方的溝道區(qū)。將7-11伏的電壓加到與所選定浮置柵18c直接相鄰的控制柵34b，同時將+10伏的電壓加到所有剩余的控制柵。加到所有其他控制柵(如34a，34c，34d等)的+10伏電壓足以導(dǎo)致位于與這些控制柵電容性耦合的浮置柵下方的溝道區(qū)導(dǎo)通，不管這些浮置柵充電與否。將+1.5伏的正電壓施加到與所選定浮置柵18c直接相鄰的第一選擇柵40a，同時將+6伏的電壓加到所有其他第一選擇柵40。施加+1.5伏電壓微弱地導(dǎo)通了第一選擇柵40a下方的溝道區(qū)，同時將+6伏電壓施加到所有其他第一選擇柵40強烈地導(dǎo)通了那些第一選擇柵40下方的溝道區(qū)。結(jié)果，以下述方式出現(xiàn)對所選定浮置柵18c的編程。
由于導(dǎo)通了溝道32的所有區(qū)域，因此將電子從源極區(qū)14吸引到漏極區(qū)16。隨著電子接近第一選擇柵40a下方的那部分溝道區(qū)，該部分溝道區(qū)被微弱地導(dǎo)通。然而，由于浮置柵18c和控制柵34b之間的強電容性耦合和加到控制柵34b的大電壓，選擇柵40a下方的溝道區(qū)32中的電子將“看見”所選定浮置柵18c上的強正電壓。因而，電子將被加速而到達浮置柵18c，并被注入到柵氧化區(qū)60，從而對所選定浮置柵18c進行編程。
從圖3可看出，行方向上的相鄰NAND閃存結(jié)構(gòu)30在一側(cè)共享共用的源極區(qū)14，在另一側(cè)共享共用的漏極區(qū)16。為使對相鄰的NAND閃存結(jié)構(gòu)30的編程干擾為最小，對其他源極區(qū)14和漏極區(qū)16施加如下所述的電壓。我們假設(shè)所選定浮置柵18c來自所選定的NAND閃存結(jié)構(gòu)30c。然后，施加的電壓是地電壓加到源極區(qū)14c，+4.5伏電壓加到漏極區(qū)16c，2.5伏電壓加到源極區(qū)14e。+2.5伏電壓加到源極區(qū)14e使得對NAND閃存結(jié)構(gòu)30d的編程干擾為最小。最后，將所有其他源極區(qū)14和漏極區(qū)16保持為地電位。
NAND閃存結(jié)構(gòu)30是雙向的。從而，可以在與如上所示和所述的方向相反的方向上對浮置柵18d進行編程。為對浮置柵18d進行編程，施加了以下電壓漏極區(qū)16維持為地電位。將諸如+4.5伏的正電壓加到源極區(qū)14。將諸如+6伏的正電壓加到第二選擇柵42a和42b，以導(dǎo)通這些第二選擇柵下方的溝道區(qū)。向與所選定浮置柵18d直接相鄰的控制柵34b施加7-11伏的電壓，同時向所有剩余的控制柵施加+10伏的電壓。施加到所有其他控制柵(如34a，34c，34d等)的+10伏電壓足以導(dǎo)致位于與這些控制柵電容性耦合的浮置柵下方的溝道區(qū)導(dǎo)通，不管這些浮置柵充電與否。將+1.5伏的正電壓加到與所選定浮置柵18d直接相鄰的第一選擇柵40b，同時將+6伏的電壓施加到所有其他第一選擇柵40。施加+1.5伏電壓微弱地導(dǎo)通了第一選擇柵40b下方的溝道區(qū)，同時將+6伏電壓加到所有其他第一選擇柵40強烈導(dǎo)通了那些第一選擇柵40下方的溝道區(qū)。然后，將發(fā)生與之前所述相同的中溝道熱電子注入，使得來自漏極區(qū)16的電子注入浮置柵18d。
讀出操作第一種讀出方案所選定浮置柵的第一讀出方案是通過電壓讀出機制實現(xiàn)的?，F(xiàn)假設(shè)要讀浮置柵18c。施加的電壓如下所述將諸如+1.5伏的正電壓加到漏極區(qū)16。在-100毫微安的負(fù)載下，讀出源極14處的電壓。將+4伏的正電壓加到第二選擇柵42a和42b。將諸如+1.5伏的正電壓加到與所選定浮置柵18c直接相鄰的控制柵34b，同時將+4伏的正電壓加到所有其他控制柵34。不管浮置柵18的充電狀態(tài)如何，+4伏的電壓足以導(dǎo)通與控制柵34相關(guān)聯(lián)的浮置柵18下方的那部分溝道區(qū)32。如果所選定浮置柵18c未經(jīng)編程，則+1.5伏的電壓足以導(dǎo)通所選定浮置柵18c下方的那部分溝道區(qū)32。然而，如果所選定浮置柵18c經(jīng)過編程，則+1.5伏的電壓不足以導(dǎo)通或僅能非常微弱地導(dǎo)通所選定浮置柵18c下方的那部分溝道區(qū)32。將諸如+7伏的大的正電壓加到與浮置柵18d直接相鄰的第一選擇柵40b，且浮置柵18d和所選定浮置柵18c一起電容性耦合到控制柵34b。即使浮置柵18d經(jīng)過編程，第一選擇柵40b上的大的正電壓也足以導(dǎo)致浮置柵18d下方的那部分溝道區(qū)導(dǎo)通。向所有其他第一選擇柵40施加+1.5伏的電壓，該電壓足以導(dǎo)通那些第一選擇柵40下方的那部分溝道區(qū)32。
在操作中，讀出了源極區(qū)14的電壓。該電壓取決于所選定浮置柵18c是否已被編程。
為使對相鄰的NAND閃存結(jié)構(gòu)30的讀干擾最小，施加的電壓如下所述。假設(shè)所選定NAND結(jié)構(gòu)是結(jié)構(gòu)30c。則施加的電壓是電壓讀出發(fā)生在源極區(qū)14c，將+1.5伏的電壓加到漏極區(qū)16c，將0伏電壓加到所有其他漏極區(qū)16，將源極區(qū)14e保持浮置，并向所有其他源極區(qū)施加地電壓。
能夠以雙向方式讀NAND閃存結(jié)構(gòu)30。從而，為了讀浮置柵18d，施加的電壓如下將諸如+1.5伏的正電壓加到源極區(qū)14。在-100毫微安的負(fù)載下，讀出漏極16處的電壓。將+4伏的正電壓加到第二選擇柵42a和42b。將諸如+1.5伏的正電壓加到與所選定浮置柵18d直接相鄰的控制柵34b，同時將+4伏的正電壓加到所有其他控制柵34。不管浮置柵18的充電狀態(tài)如何，+4伏的電壓足以導(dǎo)通與控制柵34相關(guān)聯(lián)的浮置柵18下方的那部分溝道區(qū)32。如果所選定浮置柵18d未經(jīng)編程，則+1.5伏的電壓足以導(dǎo)通所選定浮置柵18d下方的那部分溝道區(qū)32。然而，如果所選定浮置柵18d經(jīng)過編程，則+1.5伏的電壓不足以導(dǎo)通或僅能非常微弱地導(dǎo)通所選定浮置柵18d下方的那部分溝道區(qū)32。將諸如+7伏的大的正電壓施加到與浮置柵18c直接相鄰的第一選擇柵40a，浮置柵18c和所選定浮置柵18d一起電容性耦合到控制柵34b。即使浮置柵18c經(jīng)過編程，第一選擇柵40a上的大的正電壓也足以導(dǎo)致浮置柵18c下方的那部分溝道區(qū)導(dǎo)通。向所有其他第一選擇柵40施加+1.5伏的電壓，該電壓足以導(dǎo)通那些第一選擇柵40下方的那部分溝道區(qū)32。
第二種讀出方案第二種所選定浮置柵的讀出方案是通過電流讀出機制來實現(xiàn)。假設(shè)現(xiàn)在要讀浮置柵18c。施加的電壓如下將諸如+1.0伏的正電壓加到漏極區(qū)16，將零伏的電壓加到源極區(qū)14。讀出漏極區(qū)16處流動的電流。將+3伏的正電壓加到第二選擇柵42a和42b。將諸如+1.5伏的正電壓加到與所選定浮置柵18c直接相鄰的控制柵34b，同時將+4.0伏的正電壓施加到所有其他控制柵34。不管浮置柵18的充電狀態(tài)如何，+4伏的電壓足以導(dǎo)通與控制柵34相關(guān)聯(lián)的浮置柵18下方的那部分溝道區(qū)32。如果所選定浮置柵18c未經(jīng)過編程，則+1.5伏的電壓足以導(dǎo)通所選定浮置柵18c下方的那部分溝道區(qū)32。然而，如果所選定浮置柵18c經(jīng)過編程，則+1.5伏的電壓不足以導(dǎo)通或僅能非常微弱地導(dǎo)通所選定浮置柵18c下方的那部分溝道區(qū)32。將諸如+5伏的大的正電壓加到與浮置柵18d直接相鄰的第一選擇柵40b，浮置柵18d與所選定浮置柵18c一起電容性耦合到控制柵34b。即使浮置柵18d經(jīng)過編程，第一選擇柵40b上的所述大的正電壓也足以導(dǎo)致浮置柵18d下方的那部分溝道區(qū)32導(dǎo)通。向所有其他第一選擇柵40施加+1.5伏的電壓，該電壓足以導(dǎo)通那些第一選擇柵40下方的那部分溝道區(qū)32。
在操作中，讀出漏極區(qū)16處的電流。該電流取決于所選定浮置柵18c是否經(jīng)過編程。
為使對相鄰的NAND閃存結(jié)構(gòu)30的讀干擾為最小，所施加的電壓如下。假設(shè)所選定NAND結(jié)構(gòu)是結(jié)構(gòu)30c。則施加的電壓是將+1.0伏的電壓加到漏極區(qū)16c，將0伏加到所有其他漏極區(qū)16，將源極區(qū)14c維持為地電位，同時向源極區(qū)14e施加+1.5伏的電壓。從而，在NAND結(jié)構(gòu)30d內(nèi)沒有電流流動。向所有其他源極區(qū)14施加地電壓。
能以雙向的方式讀NAND閃存結(jié)構(gòu)30。因而，為讀浮置柵18d，施加的電壓如下將諸如+1.0伏的正電壓加到源極區(qū)14，將零伏的電壓加到漏極區(qū)16。讀出在源極區(qū)14處流動的電流。將+3伏的正電壓加到第二選擇柵42a和42b。將諸如+1.5伏的正電壓加到與所選定浮置柵18d直接相鄰的控制柵34b，同時將+4.0伏的正電壓加到所有其他控制柵34。不管浮置柵18的充電狀態(tài)如何，+4伏的電壓足以導(dǎo)通與控制柵34相關(guān)聯(lián)的浮置柵18下方的那部分溝道區(qū)32。如果所選定浮置柵18d未經(jīng)編程，則+1.5伏的電壓足以導(dǎo)通所選定浮置柵18d下方的那部分溝道區(qū)32。然而，如果所選定浮置柵18d經(jīng)過編程，則+1.5伏的電壓不足以導(dǎo)通或僅能非常微弱地導(dǎo)通所選定浮置柵18d下方的那部分溝道區(qū)32。諸如+5伏的大的正電壓加到與浮置柵18c直接相鄰的第一選擇柵40a，浮置柵18c與所選定浮置柵18d一起電容性耦合到控制柵34b。即使浮置柵18c經(jīng)過編程，第一選擇柵40a上的所述大的正電壓也足以導(dǎo)致浮置柵18c下方的那部分溝道區(qū)32導(dǎo)通。所有其他第一選擇柵40被施加+1.5伏的電壓，該電壓足以導(dǎo)通那些第一選擇柵40下方的那部分溝道區(qū)32。
所述NAND結(jié)構(gòu)的其他實施例參見圖7，其中示出了本發(fā)明的NAND閃存結(jié)構(gòu)130的另一個實施例的橫截面圖。結(jié)構(gòu)130類似于圖2中說明的結(jié)構(gòu)30。結(jié)構(gòu)130和結(jié)構(gòu)30之間的僅有差別是，在結(jié)構(gòu)130中，有附加的第二區(qū)90(a-n)位于源極區(qū)14和漏極區(qū)16之間的溝道區(qū)32中。這些附加的區(qū)90(a-n)中的每一個位于控制柵34的第一部分36的下方。然而，控制柵34保持與襯底12和溝道區(qū)32絕緣。通過加入這些第二區(qū)90，可以更精細(xì)地控制源極區(qū)14和漏極區(qū)16之間的溝道區(qū)32內(nèi)的電子流動。這些區(qū)可以在平行于控制柵34和第一選擇柵40的行方向上延伸。
參見圖8，其中示出了本發(fā)明另一個實施例的NAND閃存結(jié)構(gòu)230的橫截面圖。結(jié)構(gòu)230與圖2所示和所述的結(jié)構(gòu)30類似。結(jié)構(gòu)230和結(jié)構(gòu)30之間的僅有的差別是，在結(jié)構(gòu)230中，與第一選擇柵40類似，和源極區(qū)14以及漏極區(qū)16直接相鄰的第二控制柵42也是直線形的。
參見圖9，其中示出了本發(fā)明另一個實施例的NAND閃存結(jié)構(gòu)330的橫截面圖。結(jié)構(gòu)330與圖2/7/8中所描述的結(jié)構(gòu)30/130/230類似。與圖7所描述的結(jié)構(gòu)130類似，結(jié)構(gòu)330具有多個位于源極區(qū)14和漏極區(qū)16之間的第二區(qū)90(a-n)。此外，與圖8所描述的結(jié)構(gòu)230類似，結(jié)構(gòu)330具有基本為直線形的第二選擇柵42。
參見圖10，其中示出了本發(fā)明另一個實施例的NAND閃存結(jié)構(gòu)430的橫截面圖。結(jié)構(gòu)430與圖8所示和所述的結(jié)構(gòu)230類似。結(jié)構(gòu)430與結(jié)構(gòu)230之間的僅有的差別是，浮置柵18和其相關(guān)聯(lián)的控制柵34位于槽中。與此不同，在結(jié)構(gòu)230中，控制柵、第一和第二選擇柵以及浮置柵全都位于硅襯底的平坦表面上。
參見圖11，其中示出了本發(fā)明另一個實施例的NAND閃存結(jié)構(gòu)530的橫截面圖。結(jié)構(gòu)530與圖10所描述的結(jié)構(gòu)430以及圖7所示的結(jié)構(gòu)130類似。與結(jié)構(gòu)430類似，結(jié)構(gòu)530的浮置柵18和相關(guān)聯(lián)的控制柵34位于槽中。此外，結(jié)構(gòu)530具有多個第二區(qū)90，且各個區(qū)90均沿每條槽的底部分布，而這與圖7所描述的第二區(qū)90沿控制柵34的第一部分36的底部分布類似。
參見圖12，其中示出了本發(fā)明另一個實施例的NAND閃存結(jié)構(gòu)630的橫截面圖。結(jié)構(gòu)630與圖10所描述的結(jié)構(gòu)430類似。它們之間的僅有的區(qū)別是，在結(jié)構(gòu)630中第二選擇柵42為“L”形，而在圖10所示的結(jié)構(gòu)430中第二選擇柵42為直線形。
參見圖13，其中示出了本發(fā)明另一個實施例的NAND閃存結(jié)構(gòu)730的橫截面圖。結(jié)構(gòu)730與圖12所描述的結(jié)構(gòu)630以及圖11所描述的結(jié)構(gòu)530類似。結(jié)構(gòu)730與結(jié)構(gòu)630之間的僅有的差別是，在每條槽的底壁處加入了多個第二區(qū)90，而這一點與結(jié)構(gòu)530類似。
從前述可以看出，公開了由分裂柵存儲單元組成的雙向高密度NAND閃存結(jié)構(gòu)和陣列。
權(quán)利要求
1.一種在第一導(dǎo)電類型的半導(dǎo)體襯底上形成的NAND閃存結(jié)構(gòu)，所述結(jié)構(gòu)包括所述襯底內(nèi)的第二導(dǎo)電類型的第一區(qū)；所述襯底內(nèi)的第二導(dǎo)電類型的第二區(qū)，該第二區(qū)與所述第一區(qū)隔開，從而界定了它們之間的溝道區(qū)；多個彼此隔開的浮置柵，各浮置柵與所述溝道區(qū)絕緣；多個彼此隔開的控制柵，各控制柵與所述溝道區(qū)絕緣，各控制柵位于一對浮置柵之間，并電容性耦合到該對浮置柵；以及多個彼此隔開的選擇柵，各選擇柵與所述溝道區(qū)絕緣，各選擇柵位于一對浮置柵之間。
2.如權(quán)利要求1所述的NAND結(jié)構(gòu)，其中，各浮置柵位于控制柵和選擇柵之間。
3.如權(quán)利要求1所述的NAND結(jié)構(gòu)，其中，各浮置柵位于所述襯底內(nèi)的槽中，且與所述槽的側(cè)壁隔開。
4.如權(quán)利要求3所述的NAND結(jié)構(gòu)，其中，各控制柵在槽內(nèi)電容性耦合到所述槽內(nèi)的一對浮置柵，且基本為T形。
5.如權(quán)利要求1所述的NAND結(jié)構(gòu)，其中，第一選擇柵與所述溝道區(qū)絕緣，且與所述第一區(qū)直接相鄰；第二選擇柵與所述溝道區(qū)絕緣，且與所述第二區(qū)直接相鄰。
6.如權(quán)利要求5所述的NAND結(jié)構(gòu)，其中，各所述第一選擇柵和所述第二選擇柵基本為直線形。
7.如權(quán)利要求5所述的NAND結(jié)構(gòu)，其中，各所述第一選擇柵和所述第二選擇柵基本為“L”形。
8.如權(quán)利要求1所述的NAND結(jié)構(gòu)，還包括多個所述襯底內(nèi)的第二導(dǎo)電類型的第三區(qū)，各第三區(qū)電容性耦合到所述控制柵。
9.如權(quán)利要求1所述的NAND結(jié)構(gòu)，其中，位于所述第一區(qū)和所述第二區(qū)之間的所述溝道區(qū)是在該兩區(qū)之間連續(xù)的溝道區(qū)，且各控制柵基本為T形。
10.一種NAND閃存結(jié)構(gòu)的陣列，所述陣列包括第一導(dǎo)電類型的半導(dǎo)體襯底；多個NAND結(jié)構(gòu)，各結(jié)構(gòu)包含所述襯底內(nèi)的第二導(dǎo)電類型的第一區(qū)；所述襯底內(nèi)的第二導(dǎo)電類型的第二區(qū)，該第二區(qū)在第一方向上與所述第一區(qū)隔開，從而界定在它們之間的溝道區(qū)；多個彼此隔開的浮置柵，各浮置柵與所述溝道區(qū)絕緣；多個彼此隔開的控制柵，各控制柵與所述溝道區(qū)絕緣，各控制柵位于一對浮置柵之間，且電容性耦合到該對浮置柵；以及多個彼此隔開的選擇柵，各選擇柵與所述溝道區(qū)絕緣，且各選擇柵位于一對浮置柵之間；其中，基本垂直于所述第一方向的第二方向上彼此相鄰的NAND結(jié)構(gòu)具有在第二方向上彼此相連的所述選擇柵和在第二方向上彼此相連的所述控制柵。
11.如權(quán)利要求10所述的陣列，還包括在第一方向上相互平行的連續(xù)條帶中的多個作用區(qū)，具有隔開各對相鄰作用區(qū)的隔離區(qū)；其中，在第二方向上將一個NAND結(jié)構(gòu)連接到相鄰的NAND結(jié)構(gòu)的各選擇柵越過隔離區(qū)；其中，在第二方向上將一個NAND結(jié)構(gòu)連接到相鄰的NAND結(jié)構(gòu)的各控制柵越過隔離區(qū)。
12.如權(quán)利要求11所述的陣列，其中，第一NAND結(jié)構(gòu)的第一區(qū)在第一方向上電連接到與該第一NAND結(jié)構(gòu)的一側(cè)相鄰的第二NAND結(jié)構(gòu)的第一區(qū)；所述第一NAND結(jié)構(gòu)的第二區(qū)在第一方向上電連接到與該第一NAND結(jié)構(gòu)的另一側(cè)相鄰的第三NAND結(jié)構(gòu)的第二區(qū)。
13.如權(quán)利要求10所述的陣列，其中，各浮置柵位于控制柵和選擇柵之間。
14.如權(quán)利要求10所述的陣列，其中，各浮置柵位于所述襯底內(nèi)的槽中，并與所述槽的側(cè)壁隔開。
15.如權(quán)利要求14所述的陣列，其中，各控制柵在槽內(nèi)電容性耦合到該槽內(nèi)的一對浮置柵，且基本為T形。
16.如權(quán)利要求10所述的陣列，還包括所述襯底內(nèi)的第二導(dǎo)電類型的多個第三區(qū)，各第三區(qū)電容性耦合到所述控制柵。
17.如權(quán)利要求10所述的陣列，其中，位于所述第一區(qū)和所述第二區(qū)之間的所述溝道區(qū)是該兩區(qū)之間的連續(xù)溝道區(qū)，各控制柵基本為T形。
18.如權(quán)利要求10所述的陣列，其中，電氣上相互串聯(lián)連接且相互共線的NAND結(jié)構(gòu)終止于第一端和第二端，且所述第一端用第一地址尋址，所述第二端用不同于所述第一地址的第二地址尋址。
19.一種在NAND閃存結(jié)構(gòu)的陣列內(nèi)的第一行方向上配置的多個浮置柵的擦除方法，所述陣列在第一導(dǎo)電類型的半導(dǎo)體襯底內(nèi)形成，并具有多個NAND結(jié)構(gòu)，各NAND結(jié)構(gòu)具有所述襯底內(nèi)的第二導(dǎo)電類型的第一區(qū)；在所述襯底內(nèi)的第二導(dǎo)電類型的第二區(qū)，該第二區(qū)在列方向上與所述第一區(qū)隔開而形成了它們之間的溝道區(qū)，所述列方向基本垂直于所述第一行方向；多個彼此隔開且各自與所述襯底絕緣的浮置柵；各NAND結(jié)構(gòu)還具有與所述襯底絕緣的控制柵，該控制柵位于一對浮置柵之間并電容性耦合到該對浮置柵；與所述襯底絕緣的選擇柵，該選擇柵位于一對浮置柵之間；從而，浮置柵位于選擇柵和控制柵之間，在行方向上彼此相鄰的NAND結(jié)構(gòu)具有在行方向上彼此相連的選擇柵和在行方向上彼此相連的控制柵；所述擦除方法包括如下步驟將負(fù)電壓加到與選擇行內(nèi)的所選定多個浮置柵的一側(cè)直接相鄰的所選定行的控制柵；以及將正電壓加到與選擇行內(nèi)的所選定多個浮置柵的另一側(cè)直接相鄰的所選定行的選擇柵；其中，所選定行的控制柵和所選定行的選擇柵之間的第一行浮置柵，通過電荷從所述第一行浮置柵隧穿到所選定行的選擇柵而被擦除。
20.如權(quán)利要求19所述的方法，還包括將地電壓加到所有未被選擇的控制柵行并將地電壓加到所有未被選擇的選擇柵行之步驟。
21.如權(quán)利要求20所述的方法，還包括將地電壓加到所述第一區(qū)并將地電壓加到所述第二區(qū)之步驟。
22.如權(quán)利要求19所述的方法，還包括如下步驟將負(fù)電壓加到與不同于所述第一行浮置柵的第二行浮置柵的一側(cè)直接相鄰的一行控制柵，其中所述第二行浮置柵與被施加正電壓的那行選擇柵直接相鄰；所述第一行浮置柵和第二行浮置柵，通過電荷從所述第一和第二行浮置柵隧穿到所選定行的選擇柵而被同時擦除。
23.一種在NAND閃存結(jié)構(gòu)的陣列內(nèi)的第一行方向上配置的多個浮置柵的擦除方法，所述陣列在第一導(dǎo)電類型的半導(dǎo)體襯底內(nèi)形成，并具有多個NAND結(jié)構(gòu)，各NAND結(jié)構(gòu)具有所述襯底內(nèi)的第二導(dǎo)電類型的第一區(qū)；所述襯底內(nèi)的第二導(dǎo)電類型的第二區(qū)，該第二區(qū)在列方向上與所述第一區(qū)隔開而形成它們之間的溝道區(qū)，所述列方向基本垂直于所述第一行方向；多個彼此隔開的各與所述襯底絕緣的浮置柵；各NAND結(jié)構(gòu)還具有與所述襯底絕緣的控制柵，該控制柵位于一對浮置柵之間并電容性耦合到該對浮置柵；與所述襯底絕緣的選擇柵，該選擇柵位于一對浮置柵之間；從而，浮置柵位于選擇柵和控制柵之間，且在行方向上彼此相鄰的NAND結(jié)構(gòu)具有在行方向上彼此相連的選擇柵和在行方向上彼此相連的控制柵；所述擦除方法包括如下步驟將負(fù)電壓加到與所述選擇行內(nèi)的所選定的多個浮置柵的一側(cè)直接相鄰的選定行的控制柵；以及將正電壓加到所述襯底；其中，與所選定行的控制柵相鄰的第一行浮置柵，通過電荷從所述第一行浮置柵隧穿到所述襯底而被擦除。
24.如權(quán)利要求23所述的方法，還包括將地電壓加到所有未被選擇的控制柵行并將地電壓加到所有未被選擇的選擇柵行之步驟。
25.如權(quán)利要求24所述的方法，還包括將地電壓加到所述第一區(qū)并將地電壓加到所述第二區(qū)之步驟。
26.一種NAND閃存結(jié)構(gòu)陣列內(nèi)的所選擇浮置柵的讀出方法，所述陣列在第一導(dǎo)電類型的半導(dǎo)體襯底內(nèi)形成并具有多個NAND結(jié)構(gòu)，各NAND結(jié)構(gòu)具有所述襯底內(nèi)的第二導(dǎo)電類型的第一區(qū)；所述襯底內(nèi)的第二導(dǎo)電類型的第二區(qū)，該第二區(qū)在列方向上與所述第一區(qū)隔開而形成它們之間的溝道區(qū)；多個彼此隔開的各與所述襯底絕緣的浮置柵；各NAND結(jié)構(gòu)還具有與所述襯底絕緣的控制柵，該控制柵位于一對浮置柵之間并電容性耦合到該對浮置柵；與所述襯底絕緣的選擇柵，該選擇柵位于一對浮置柵之間；從而，浮置柵位于選擇柵和控制柵之間，且在行方向上彼此相鄰的各NAND結(jié)構(gòu)具有在所述行方向上彼此相連的選擇柵和在所述行方向上彼此相連的控制柵；其中所述行方向基本垂直于所述列方向，所述讀出方法包括如下步驟將第一電壓加到所述第一區(qū)；將第二電壓加到兩個浮置柵之間的不同于第一控制柵的各控制柵，兩個浮置柵中的一個是所選擇浮置柵；不管所述浮置柵的狀態(tài)如何，所述第二電壓足以導(dǎo)通與所述控制柵相關(guān)聯(lián)的浮置柵下方的那部分溝道區(qū)；將所述第二電壓加到不同于與兩個浮置柵直接相鄰的兩個選擇柵的各選擇柵，其中第一控制柵位于所述兩個浮置柵之間；將第三電壓加到所述第一控制柵；根據(jù)所選擇浮置柵是已擦除或是已編程，所述第三電壓足以強烈或微弱地導(dǎo)通所選擇浮置柵下方的那部分溝道區(qū)；將所述第三電壓加到與所選擇浮置柵直接相鄰的選擇柵；將第四電壓加到與非所選擇浮置柵直接相鄰的選擇柵，該非所選擇浮置柵是不同于與所述第一控制柵直接相鄰的所選擇浮置柵的浮置柵；不管所述非所選擇浮置柵是已編程或是已擦除，所述第四電壓足以導(dǎo)通所述非所選擇浮置柵下方的那部分溝道區(qū)；以及讀出所述第二區(qū)的電壓，以確定所述所選擇浮置柵的狀態(tài)。
27.一種NAND閃存結(jié)構(gòu)陣列內(nèi)的所選擇浮置柵的讀出方法，所述陣列在第一導(dǎo)電類型的半導(dǎo)體襯底內(nèi)形成并具有多個NAND結(jié)構(gòu)，各NAND結(jié)構(gòu)具有所述襯底內(nèi)的第二導(dǎo)電類型的第一區(qū)；所述襯底內(nèi)的第二導(dǎo)電類型的第二區(qū)，在列方向上與所述第一區(qū)隔開而形成了它們之間的溝道區(qū)；多個彼此隔開的各與所述襯底絕緣的浮置柵；各NAND結(jié)構(gòu)還具有與所述襯底絕緣的控制柵，該控制柵位于一對浮置柵之間并電容性耦合到該對浮置柵；與所述襯底絕緣的選擇柵，該選擇柵位于一對浮置柵之間；從而，浮置柵位于選擇柵和控制柵之間，且在行方向上彼此相鄰的各NAND結(jié)構(gòu)具有在所述行方向上彼此相連的選擇柵和在所述行方向上彼此相連的控制柵；所述行方向基本垂直于所述列方向，所述讀出方法包括如下步驟將第一電壓加到所述第一區(qū)；將第二電壓加到所述第二區(qū)；將第三電壓加到不同于兩個浮置柵之間的第一控制柵的各控制柵，所述兩個浮置柵中的一個是所選擇浮置柵；不管所述浮置柵的狀態(tài)如何，所述第三電壓足以導(dǎo)通與所述控制柵相關(guān)聯(lián)的浮置柵下方的那部分溝道區(qū)；將第四電壓加到不同于與兩個浮置柵直接相鄰的兩個選擇柵的各選擇柵，所述第一控制柵位于所述兩個浮置柵之間；將第五電壓加到所述第一控制柵；根據(jù)所選擇浮置柵是已擦除或是已編程，所述第五電壓足以強烈或微弱地導(dǎo)通所選擇浮置柵下方的那部分溝道區(qū)；將所述第五電壓加到與所選擇浮置柵直接相鄰的選擇柵；將第六電壓加到與非所選擇浮置柵直接相鄰的選擇柵，該非所選擇浮置柵是不同于與所述第一控制柵直接相鄰的所選擇浮置柵的浮置柵；不管所述非所選擇浮置柵是已編程或是已擦除，所述第四電壓足以導(dǎo)通所述非所選擇浮置柵下方的那部分溝道區(qū)；以及讀出所述第二區(qū)處的電流，以確定所述所選擇浮置柵的狀態(tài)。
28.一種對NAND閃存結(jié)構(gòu)陣列內(nèi)的第一NAND結(jié)構(gòu)中的所選擇浮置柵的編程方法，所述陣列在第一導(dǎo)電類型的半導(dǎo)體襯底內(nèi)形成并設(shè)有多個相同的NAND結(jié)構(gòu)，所述第一NAND結(jié)構(gòu)具有所述襯底內(nèi)的第二導(dǎo)電類型的第一區(qū)；所述襯底內(nèi)的第二導(dǎo)電類型的第二區(qū)，該第二區(qū)在列方向上與所述第一區(qū)隔開而形成它們之間的溝道區(qū)；多個彼此隔開的浮置柵，各浮置柵與所述襯底絕緣；所述第一NAND結(jié)構(gòu)還具有與所述襯底絕緣的控制柵，該控制柵位于一對浮置柵之間并電容性耦合到該對浮置柵；與所述襯底絕緣的選擇柵，該選擇柵位于一對浮置柵之間；從而，浮置柵位于選擇柵和控制柵之間，且在行方向上彼此相鄰的各NAND結(jié)構(gòu)具有在所述行方向上彼此相連的選擇柵和在所述行方向上彼此相連的控制柵；所述行方向基本垂直于所述列方向，所述編程方法包括如下步驟將第一電壓加到所述第一區(qū)；將第二電壓加到所述第二區(qū)；將第三電壓加到不同于所述兩個浮置柵之間的第一控制柵的各控制柵，所述兩個浮置柵中的一個是所選擇浮置柵；不管所述浮置柵的狀態(tài)如何，所述第三電壓足以導(dǎo)通與所述控制柵相關(guān)聯(lián)的浮置柵下方的那部分溝道區(qū)；將第四電壓加到不同于與兩個浮置柵直接相鄰的兩個選擇柵的各選擇柵，其中第一控制柵位于所述兩個浮置柵之間；所述第四電壓足以導(dǎo)通所述選擇柵下方的那部分溝道區(qū)；將第五電壓加到所述第一控制柵；所述第五電壓足以導(dǎo)通所選擇浮置柵下方的那部分溝道區(qū)；將第六電壓加到與所選擇浮置柵直接相鄰的選擇柵；所述第六電壓足以導(dǎo)通所述選擇柵下方的那部分溝道區(qū)，所述第六電壓低于所述第四電壓；以及將所述第四電壓加到與非所選擇浮置柵直接相鄰的選擇柵，該非所選擇浮置柵是不同于與所述第一控制柵直接相鄰的所選擇浮置柵的浮置柵。
29.如權(quán)利要求28所述的編程方法，其中，將所述第六電壓加到位于所選擇浮置柵一側(cè)的選擇柵，所述第一控制柵位于所選擇浮置柵的另一側(cè)。
30.如權(quán)利要求29所述的編程方法，其中，所述第一區(qū)位于所述所選擇浮置柵的所述一側(cè)，而所述第二區(qū)位于所選擇浮置柵的所述另一側(cè)；其中，所述第一電壓低于所述第二電壓。
31.如權(quán)利要求30所述的方法，其中，所述第一NAND結(jié)構(gòu)的所述第二區(qū)共同連接到在所述行方向上與所述第一NAND結(jié)構(gòu)直接相鄰的第二NAND結(jié)構(gòu)的第二區(qū)。
32.如權(quán)利要求31所述的方法，還包括將第七電壓加到所述第二NAND結(jié)構(gòu)的所述第一區(qū)，其中，所述第七電壓大于所述第一電壓但小于所述第二電壓。
全文摘要
在第一導(dǎo)電類型的半導(dǎo)體襯底上形成分裂柵NAND閃存結(jié)構(gòu)。該NAND結(jié)構(gòu)包括所述襯底內(nèi)的第二導(dǎo)電類型的第一區(qū)和第二導(dǎo)電類型的第二區(qū)，所述第二區(qū)與所述第一區(qū)彼此分隔，從而界定它們之間的溝道區(qū)。多個浮置柵彼此分隔，且各浮置柵均與所述溝道區(qū)絕緣。多個控制柵彼此分隔，且各控制柵均與上述溝道區(qū)絕緣。各控制柵位于一對浮置柵之間且電容性耦合到該對浮置柵。多個選擇柵彼此分隔，且各選擇柵均與上述溝道區(qū)絕緣。各選擇柵位于一對浮置柵之間。
文檔編號G11C16/04GK1945836SQ20061008406
公開日2007年4月11日 申請日期2006年5月19日 優(yōu)先權(quán)日2005年5月20日
發(fā)明者F·高, Y·-F·林, J·W·庫克西, C·陳, Y·威德賈杰, D·李 申請人:硅存儲技術(shù)公司