專利名稱：閃存陣列系統(tǒng)及程序化電流穩(wěn)定方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于集成電路(IC)設(shè)計(jì)；尤指一種系統(tǒng)，適用于抑制對(duì)存儲(chǔ)器裝置編程時(shí)可能產(chǎn)生的程序化電流干擾(programming current disturbance)。
背景技術(shù)：
近年來，由于閃存(flash memory)具有簡(jiǎn)單以及快速永久儲(chǔ)存數(shù)據(jù)于如計(jì)算機(jī)、數(shù)字相機(jī)以及其它可攜式裝置中的特性，所以成為只讀式存儲(chǔ)器(read-only memory，ROM)中最受歡迎的其中一種。與其它使用中的儲(chǔ)存方法相比，如硬盤(hard drives)以及隨機(jī)存取存儲(chǔ)器(random-access memory，RAM)等，閃存具有兩者的優(yōu)點(diǎn)。且閃存為固體(solid)裝置，亦即其內(nèi)無任何會(huì)移動(dòng)的組件，這使得閃存可以提供使用者一種較快速且較可靠的儲(chǔ)存方式，尤其是在使得可移動(dòng)組件產(chǎn)生機(jī)械誤差的環(huán)境中，此種優(yōu)點(diǎn)更為顯著。閃存同時(shí)也是非易失性的(non-volatile)，亦即不需供電即可維持已編程過的狀態(tài)。這使得使用者得以將數(shù)據(jù)永久寫入存儲(chǔ)器單元(memory cell)中，而這是隨機(jī)存取存儲(chǔ)器所缺少的優(yōu)點(diǎn)。
在快閃陣列(flash array)設(shè)計(jì)中，一組存儲(chǔ)單元會(huì)具有一共源極。而在編程具有堆疊柵極設(shè)計(jì)的閃存陣列時(shí)，會(huì)通過選擇對(duì)應(yīng)位線(bit-line)以及對(duì)應(yīng)字線(word-line)以決定要編程的存儲(chǔ)單元。接著分別提供程序化電壓以及選擇電壓至共同源極線以及字線，以將所需的存儲(chǔ)單元編程至所需狀態(tài)。然而，沒有選擇到的存儲(chǔ)單元應(yīng)該維持原來的狀態(tài)而不應(yīng)受到寫入的干擾，但是在實(shí)踐中卻發(fā)現(xiàn)其常因編程過程而產(chǎn)生干擾。在編程選擇的存儲(chǔ)單元時(shí)，此選擇的存儲(chǔ)單元的源極具有高電壓，因而與相鄰存儲(chǔ)單元產(chǎn)生大壓差。此大壓差可能會(huì)在其它未選擇的存儲(chǔ)單元中引起穿通(punch through)干擾。若是同樣連接到選擇到的位線的相鄰存儲(chǔ)單元的閾值電壓低于欲編程的選擇到的存儲(chǔ)單元的閾值電壓時(shí)，穿通干擾會(huì)變的更嚴(yán)重，亦即可能會(huì)有熱電子(hotelectrons)自未選擇到的字線編程已擦除(erased)的存儲(chǔ)單元。同樣地，當(dāng)選擇到的存儲(chǔ)單元的閾值電壓高于耦接至同一字線的相鄰存儲(chǔ)單元的閾值電壓時(shí)，可能會(huì)存在有熱電子自相鄰未選擇的位線對(duì)已抹除的存儲(chǔ)單元(即program-FF disturbance)編程。隨著存儲(chǔ)單元尺寸變小以及閃存操作電壓降低的趨勢(shì)，具有低操作電壓VDD的閃存存在著嚴(yán)重的編程或?qū)懭敫蓴_。
用來解決此問題的傳統(tǒng)方法為提供固定拉升(pull-up)電流以提高未選擇到的位線電壓，以降低對(duì)未選擇到的存儲(chǔ)單元的干擾。然而，此種拉升位線電壓的電流方法會(huì)產(chǎn)生與拉低(pull-down)電流及拉升電流差值相等的程序化電流，因此可能導(dǎo)致無法控制程序化電壓變異。程序化電壓變異可能會(huì)使得產(chǎn)率降低。
因此，需要一種電路設(shè)計(jì)，提供拉升電流至未選擇位線以降低編程時(shí)所產(chǎn)生的干擾，并且避免造成嚴(yán)重的程序化電流變異。

發(fā)明內(nèi)容
本發(fā)明提供一種抑制編程干擾的方法，且不會(huì)引起程序化電流變異。
在一實(shí)施例中，系統(tǒng)包括位線譯碼器以及偏壓電阻模塊。位線譯碼器耦接至存儲(chǔ)器陣列的每一位線，用于提供預(yù)設(shè)電流轉(zhuǎn)向路徑。偏壓電阻模塊設(shè)置于閃存陣列的位線，且具有預(yù)設(shè)提供電壓所提供的拉升電流，在對(duì)連接至此位線的快閃存儲(chǔ)單元編程時(shí)，此拉升電流會(huì)被轉(zhuǎn)向。因此，得以穩(wěn)定快閃存儲(chǔ)單元的程序化電流。
根據(jù)所述的閃存陣列系統(tǒng)，該位線譯碼器還包括至少一電流路徑，用以將該拉升電流自該位線導(dǎo)出。
根據(jù)所述的閃存陣列系統(tǒng)，該電流路徑包括至少一個(gè)串聯(lián)的NMOS晶體管以及至少一個(gè)串聯(lián)的PMOS晶體管，用于將該拉升電流導(dǎo)至接地電壓電平。
根據(jù)所述的閃存陣列系統(tǒng)，選擇性地控制所述NMOS晶體管以及PMOS晶體管的柵極，以導(dǎo)通或關(guān)閉對(duì)應(yīng)的晶體管。
根據(jù)所述的閃存陣列系統(tǒng)，所述每一晶體管具有不同的實(shí)體尺寸。
根據(jù)所述的閃存陣列系統(tǒng)，該偏壓電阻模塊包括一對(duì)串聯(lián)的PMOS晶體管，所述PMOS晶體管與該位線譯碼器耦接，以自該對(duì)PMOS晶體管間的中間點(diǎn)將該拉升電流導(dǎo)出。
根據(jù)所述的閃存陣列系統(tǒng)，該偏壓電阻模塊的所述PMOS晶體管的柵極耦接至預(yù)定偏壓電壓，以提供該拉升電流。
根據(jù)所述的閃存陣列系統(tǒng)，還包括電流源，耦接于該偏壓電阻模塊以及接地電壓之間。
本發(fā)明還提供一種存儲(chǔ)器陣列系統(tǒng)，包括閃存陣列的至少一快閃存儲(chǔ)單元，連接至位線，且具有流入該位線的程序化電流；位線譯碼器，用以最小化該位線的拉升電流對(duì)該程序化電流的影響；緩沖器模塊，與該位線耦接，且耦接于預(yù)設(shè)端點(diǎn)以及地之間，其中該程序化電流自該預(yù)設(shè)端點(diǎn)流入至該位線以及地；其中，當(dāng)對(duì)該快閃存儲(chǔ)單元編程時(shí)，該位線譯碼器會(huì)被導(dǎo)通以將該拉升電流轉(zhuǎn)向，而沒有對(duì)該快閃存儲(chǔ)單元編程時(shí)，則將該位線譯碼器關(guān)閉以將該預(yù)設(shè)端點(diǎn)的電壓拉至正提供電壓電平，以避免對(duì)該快閃存儲(chǔ)單元編程。
根據(jù)所述的存儲(chǔ)器陣列系統(tǒng)，還包括偏壓電阻模塊，設(shè)置于該位線，其中該位線具有預(yù)定供應(yīng)電壓所提供的拉升電流，且當(dāng)對(duì)該快閃存儲(chǔ)單元編程時(shí)，該位線譯碼器將該拉升電流轉(zhuǎn)向，其中該偏壓電阻模塊包括至少一對(duì)PMOS晶體管，且該位線譯碼器耦接至該對(duì)PMOS晶體管間的中間點(diǎn)。
根據(jù)所述的存儲(chǔ)器陣列系統(tǒng)，該位線譯碼器還包括至少一電流轉(zhuǎn)向路徑，用以將該拉升電流自該位線導(dǎo)出；其中，該電流轉(zhuǎn)向路徑還包括至少一個(gè)串聯(lián)的NMOS晶體管以及至少一個(gè)串聯(lián)的PMOS晶體管，用于將該拉升電流導(dǎo)至接地電壓電平。
根據(jù)所述的存儲(chǔ)器陣列系統(tǒng)，選擇性地控制所述NMOS晶體管以及PMOS晶體管的柵極，以導(dǎo)通或關(guān)閉對(duì)應(yīng)的晶體管。
本發(fā)明還提供一種程序化電流穩(wěn)定方法，用于穩(wěn)定存儲(chǔ)器陣列的程序化電流，該方法包括通過供應(yīng)電壓源提供拉升電流至該存儲(chǔ)器陣列的位線；選擇欲編程的該存儲(chǔ)器陣列的至少一存儲(chǔ)單元；經(jīng)由預(yù)設(shè)端點(diǎn)，提供程序化電流至該至少一存儲(chǔ)單元；以及將該拉升電流自該位線轉(zhuǎn)向；
其中，被轉(zhuǎn)向的該拉升電流不會(huì)影響該存儲(chǔ)器陣列的該存儲(chǔ)單元的該程序化電流。
根據(jù)所述的程序化電流穩(wěn)定方法，其中，將該拉升電流轉(zhuǎn)向還包括在耦接至該位線的位線譯碼器上提供至少一個(gè)預(yù)定電流轉(zhuǎn)向路徑；其中，該位線具有偏壓電阻模塊設(shè)置于其上，該偏壓電阻模塊包括至少一對(duì)串聯(lián)的晶體管，且該位線譯碼器耦接至該對(duì)晶體管間的中間點(diǎn)。
根據(jù)所述的程序化電流穩(wěn)定方法，將該對(duì)晶體管間的該中間點(diǎn)的電壓拉至接地電壓電平。
根據(jù)所述的程序化電流穩(wěn)定方法，該電流轉(zhuǎn)向路徑由至少一個(gè)晶體管所組成，且選擇性地控制該至少一晶體管的柵極以導(dǎo)通或關(guān)閉一對(duì)應(yīng)晶體管，以提供該電流轉(zhuǎn)向路徑。
根據(jù)所述的程序化電流穩(wěn)定方法，還包括當(dāng)不對(duì)該存儲(chǔ)單元編程時(shí)，維持該拉升電流而不予以轉(zhuǎn)向。
根據(jù)所述的程序化電流穩(wěn)定方法，其中，當(dāng)不對(duì)該存儲(chǔ)單元編程時(shí)，將該預(yù)設(shè)端點(diǎn)的電壓拉至正供應(yīng)電壓電平。
在本發(fā)明的實(shí)施例中，通過使用位線譯碼器，可使得程序化電流不受拉升電流的影響，因此程序化電流會(huì)與耦接于電極偏壓電阻模塊間的電流源或者是緩沖器模塊的緩沖電流相等。通過使用位線譯碼器將拉升電流轉(zhuǎn)向，可減少程序化電流的變異，因此得以較精準(zhǔn)的控制程序化電流，以達(dá)到較佳的產(chǎn)率，并且該種位線拉升機(jī)制也可用于位線提升(boost)。當(dāng)沒有要對(duì)任何存儲(chǔ)單元編程時(shí)，可通過提供適當(dāng)電壓至控制信號(hào)以將位線譯碼器關(guān)閉。因此，此時(shí)無電流轉(zhuǎn)向路徑，提升電流也會(huì)沿著位線通過。提升電流會(huì)將耦接端點(diǎn)的電壓拉至如供應(yīng)電壓，由于PMOS晶體管導(dǎo)通，所以在字線及位線的接面存在高電壓電平，使得有效的避免對(duì)存儲(chǔ)單元編程。若位線存在著漏電流，則提升電流可以繼續(xù)補(bǔ)償此漏電流以避免存儲(chǔ)單元被編程。


圖1為傳統(tǒng)閃存的示意圖。
圖2為傳統(tǒng)位線拉升電路的示意圖。
圖3為根據(jù)本發(fā)明實(shí)施例的具有位線譯碼器的電路的示意圖。
其中，附圖標(biāo)記說明如下100～閃存陣列102、104～位線106、108、110、112～存儲(chǔ)單元114～字線118～選擇線200～位線拉升機(jī)制202～存儲(chǔ)單元204～字線206～位線208～選擇線300～閃存陣列302～位線譯碼器304～存儲(chǔ)單元306、308～PMOS晶體管310～位線312～耦接端點(diǎn)314～字線316～選擇線318、320、322、324～NMOS晶體管326、328、330～PMOS晶體管332、334、336、338～控制信號(hào)340～緩沖器模塊具體實(shí)施方式
圖1是傳統(tǒng)閃存陣列100的部分示意圖，其中位線102及104提供選擇多個(gè)相鄰快閃存儲(chǔ)單元所需的行地址(column address)。每一快閃存儲(chǔ)單元包括至少一晶體管。快閃存儲(chǔ)單元106及108耦接至位線102，而快閃存儲(chǔ)單元110及112則耦接至位線104。字線114耦接至快閃存儲(chǔ)單元106及110，字線116則耦接至快閃存儲(chǔ)單元108及112，以提供用以選擇快閃存儲(chǔ)單元所需的列地址(row address)。選擇線118連接至快閃存儲(chǔ)單元106、108、110以及112以提供編程時(shí)所需的程序化電壓。
當(dāng)要將快閃存儲(chǔ)單元106編程至預(yù)定狀態(tài)時(shí)，提供程序化電壓至選擇線118，且提供電壓至位線102及字線114以定位選擇快閃存儲(chǔ)單元106。在優(yōu)選實(shí)施例中，選擇線118的電壓電平為10V。然而在編程快閃存儲(chǔ)單元106時(shí)，可能會(huì)對(duì)未選擇到的相鄰快閃存儲(chǔ)單元108、110以及112產(chǎn)生干擾，這些快閃存儲(chǔ)單元原本應(yīng)該維持原來的狀態(tài)而不應(yīng)受到編程的影響。例如，當(dāng)提供程序化電壓至選擇線118且提供至字線114的電壓高于快閃存儲(chǔ)單元106的晶體管閾值電壓(Vt)時(shí)，快閃存儲(chǔ)單元110可能會(huì)產(chǎn)生干擾，因?yàn)樽志€114也會(huì)提供電壓至快閃存儲(chǔ)單元110中的晶體管的柵極，且選擇線118會(huì)提供程序化電壓至快閃存儲(chǔ)單元110。由于連接至選擇線118，因此快閃存儲(chǔ)單元110中的晶體管的源極具有高程序電壓，例如10V?？扉W存儲(chǔ)單元110的漏極電壓大約為VDD或者是VDD-Vt。因此，快閃存儲(chǔ)單元110的源漏極間電壓大約為10-VDD或者是(10-VDD+Vt)。此電壓差可能會(huì)在快閃存儲(chǔ)單元110中產(chǎn)生干擾，即program-FF干擾。在對(duì)快閃存儲(chǔ)單元106編程時(shí)，由于快閃存儲(chǔ)單元106及108間的近距離而使得穿通干擾也可能在快閃存儲(chǔ)單元108中產(chǎn)生。此外，在對(duì)快閃存儲(chǔ)單元106編程時(shí)，在快閃存儲(chǔ)單元112中也可能發(fā)生反隧穿效應(yīng)(reverse tunneling)，而在表面下產(chǎn)生流經(jīng)硅隧道(silicon tunnel)的電流。
隨著快閃存儲(chǔ)單元尺寸變小以及閃存操作電壓VDD降低的趨勢(shì)，快閃存儲(chǔ)單元存在著嚴(yán)重的編程或?qū)懭敫蓴_。為避免產(chǎn)生如穿通干擾等擾動(dòng)，必需增加某些輸入的電壓，如選擇的字線以及未選擇的位線。例如，通過提高未選擇的位線的電壓，可能可以增加快閃存儲(chǔ)單元110以及112的容忍限度(margin)，因而使得在對(duì)快閃存儲(chǔ)單元106編程時(shí)所產(chǎn)生的干擾變少。以電路100為例，降低或者是消除未選擇快閃存儲(chǔ)單元108、110以及112中的干擾的方法為在增加選擇的字線114的電壓至大約1.8V前，增加選擇的位線102的電壓至大約0.8V，接著增加未選擇位線104的電壓至大約2.5V。通過增加這些電壓以減少在未選擇的快閃存儲(chǔ)單元中產(chǎn)生的干擾。
圖2是傳統(tǒng)位線拉升機(jī)制200的示意圖，其中位線拉升機(jī)制200在編程選擇的快閃存儲(chǔ)單元時(shí)，用于消減在未選擇的快閃存儲(chǔ)單元中產(chǎn)生的干擾?？扉W存儲(chǔ)單元通常設(shè)置為陣列組態(tài)?？赏ㄟ^字線信號(hào)選擇列地址以及位線信號(hào)選擇行地址以選擇特定快閃存儲(chǔ)單元。在位線拉升機(jī)制200中，快閃存儲(chǔ)單元202耦接至字線204、位線206以及選擇線(即一般所知的源極線)208。
在編程快閃存儲(chǔ)單元202時(shí)，施加程序化電壓至選擇線208，且施加電壓至字線204。位線206電壓會(huì)拉升至VDD，使得產(chǎn)生編程快閃存儲(chǔ)單元202時(shí)所需的程序化電流Iprog。在傳統(tǒng)的位線拉升電路中，程序化電流由數(shù)據(jù)輸入緩沖電流Ibuf以及偏壓電流Ibias的差值所決定。然而，程序化電流可能會(huì)因此具有極大的變異。
圖3是根據(jù)本發(fā)明實(shí)施例的具有位線譯碼器302的電路300的示意圖，用于在編程快閃存儲(chǔ)單元304時(shí)，降低其產(chǎn)生的干擾。在位線310上設(shè)置有如串聯(lián)的PMOS晶體管306及308的偏壓電阻(biased resistance)模塊。通過偏壓電壓VB，PMOS晶體管306及308會(huì)輕微導(dǎo)通以作為偏壓電阻。PMOS晶體管306耦接至電力線VDD，且具有拉升電流Ipu流經(jīng)于此。PMOS晶體管306及308還經(jīng)由耦接端點(diǎn)312耦接至位線譯碼器302。因?yàn)槲痪€譯碼器302以及偏壓電阻模塊控制拉升電流，并且使用電流轉(zhuǎn)向機(jī)制以維持已調(diào)程序化電流，因此此兩者為電流調(diào)整拉升模塊。
以位線310為例，位線譯碼器302不但消減編程快閃存儲(chǔ)單元304時(shí)，于相鄰快閃存儲(chǔ)單元中所引起的干擾，并且使得可以更佳地控制程序化電流Iprog?？扉W存儲(chǔ)單元304連接至字線314、位線310以及選擇線316。字線314以及位線310會(huì)根據(jù)一陣列地址導(dǎo)通快閃存儲(chǔ)單元304，而選擇線316則會(huì)提供編程時(shí)所需的程序化電壓。當(dāng)如圖標(biāo)，選中快閃存儲(chǔ)單元時(shí)，拉升電流Ipu自耦接端點(diǎn)312流至位線譯碼器302。此時(shí)，耦接端點(diǎn)312會(huì)拉至接地電壓VSS。因此拉升電流Ipu不會(huì)影響程序化電流Iprog。
在此實(shí)施例中，位線譯碼器302包括四個(gè)NMOS晶體管318、320、322以及324，以及三個(gè)PMOS晶體管326、328以及330。串聯(lián)的NOMOS晶體管可視為電流導(dǎo)出路徑以用于提供反向補(bǔ)償電流，而每PMOS晶體管則可視為電流提供路徑，用于提供額外的電流。NMOS晶體管318、320、322以及324的柵極分別接收控制信號(hào)332、334、336以及338。PMOS晶體管326、328以及330的柵極分別接收控制信號(hào)334、336以及338。而PMOS晶體管326、328以及330的源極則耦接至供應(yīng)電壓源。
為了在編程快閃存儲(chǔ)單元304時(shí)，將拉升電流Ipu自位線310導(dǎo)出，因此需要控制控制信號(hào)332、334、336以及338。自Y地址將控制信號(hào)332、334、336以及338譯碼得出以確認(rèn)應(yīng)該自哪一位線將拉升電流導(dǎo)開。在此實(shí)施例中，在編程快閃存儲(chǔ)單元304時(shí)，四個(gè)NMOS晶體管會(huì)被控制信號(hào)332、334、336以及338打開導(dǎo)通，以將拉升電流Ipu自位線310導(dǎo)開。若是沒有選擇任一位線時(shí)，也需至少有一NMOS晶體管關(guān)閉。此時(shí)，耦接端點(diǎn)312的電壓會(huì)被PMOS晶體管326、328、330或者是306拉至供應(yīng)電壓VDD或者是Vboost。而偏壓模塊則會(huì)將位線電壓拉至VDD或者是Vboost以避免編程干擾。
在編程快閃存儲(chǔ)單元304時(shí)，提供程序化電壓至選擇線316以及電壓至字線314。一般而言，拉升電流與位線譯碼器的電流會(huì)直接影響程序化電流。但在本發(fā)明的實(shí)施例中，通過使用位線譯碼器302，可使得程序化電流不受拉升電流的影響，因此程序化電流的大小會(huì)與耦接于電極偏壓電阻模塊間的電流源或者是緩沖器模塊340的緩沖電流Ibuff相等。通過使用位線譯碼器302將拉升電流轉(zhuǎn)向可減少程序化電流的變異，因此得以較精準(zhǔn)的控制程序化電流，以達(dá)到較佳的產(chǎn)率。此種位線拉升機(jī)制也可用于位線提升。
當(dāng)沒有要編程任何存儲(chǔ)單元時(shí)，可通過提供適當(dāng)電壓至控制信號(hào)332、334、336以及338以將位線譯碼器302關(guān)閉。因此，此時(shí)無電流轉(zhuǎn)向路徑，提升電流也會(huì)沿著位線通過。提升電流會(huì)將耦接端點(diǎn)312的電壓拉至如供應(yīng)電壓VDD或Vboost，由于PMOS晶體管308導(dǎo)通，所以在字線及位線的接面存在如VDD的高電壓電平。使得有效的避免編程存儲(chǔ)單元。若位線存在著漏電流，則提升電流可以繼續(xù)補(bǔ)償此漏電流以避免存儲(chǔ)單元被編程。
值得注意的是，實(shí)施者當(dāng)可根據(jù)本發(fā)明所揭示的精神，以其它的電流轉(zhuǎn)向機(jī)制取代本文實(shí)施例所提出的電流轉(zhuǎn)向位線譯碼器，以將拉升電流轉(zhuǎn)向，而不影響程序化電流。
本發(fā)明雖以優(yōu)選實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種閃存陣列系統(tǒng)，包括偏壓電阻模塊，設(shè)置于位線，其中該位線具有預(yù)定供應(yīng)電壓所提供的拉升電流；位線譯碼器，在每一位線處耦接至該偏壓電阻模塊，用以將該拉升電流轉(zhuǎn)向；至少一快閃存儲(chǔ)單元，連接至該位線，且具有流入該位線的程序化電流；其中，該位線譯碼器會(huì)將該拉升電流轉(zhuǎn)向，使得在對(duì)該快閃存儲(chǔ)單元編程時(shí)，可以穩(wěn)定該快閃存儲(chǔ)單元的該程序化電流。
2.如權(quán)利要求1所述的閃存陣列系統(tǒng)，其中，該位線譯碼器還包括至少一電流路徑，用以將該拉升電流自該位線導(dǎo)出。
3.如權(quán)利要求2所述的閃存陣列系統(tǒng)，其中，該電流路徑包括至少一個(gè)串聯(lián)的NMOS晶體管以及至少一個(gè)串聯(lián)的PMOS晶體管，用于將該拉升電流導(dǎo)至接地電壓電平。
4.如權(quán)利要求3所述的閃存陣列系統(tǒng)，其中，選擇性地控制所述NMOS晶體管以及PMOS晶體管的柵極，以導(dǎo)通或關(guān)閉對(duì)應(yīng)的晶體管。
5.如權(quán)利要求4所述的閃存陣列系統(tǒng)，其中，所述每一晶體管具有不同的實(shí)體尺寸。
6.如權(quán)利要求1所述的閃存陣列系統(tǒng)，其中，該偏壓電阻模塊包括一對(duì)串聯(lián)的PMOS晶體管，所述PMOS晶體管與該位線譯碼器耦接，以自該對(duì)PMOS晶體管間的中間點(diǎn)將該拉升電流導(dǎo)出。
7.如權(quán)利要求6所述的閃存陣列系統(tǒng)，其中，該偏壓電阻模塊的所述PMOS晶體管的柵極耦接至預(yù)定偏壓電壓，以提供該拉升電流。
8.如權(quán)利要求1所述的閃存陣列系統(tǒng)，還包括電流源，耦接于該偏壓電阻模塊以及接地電壓之間。
9.一種存儲(chǔ)器陣列系統(tǒng)，包括閃存陣列的至少一快閃存儲(chǔ)單元，連接至位線，且具有流入該位線的程序化電流；位線譯碼器，用以最小化該位線的拉升電流對(duì)該程序化電流的影響；緩沖器模塊，與該位線耦接，且耦接于預(yù)設(shè)端點(diǎn)以及地之間，其中該程序化電流自該預(yù)設(shè)端點(diǎn)流入至該位線以及地；其中，當(dāng)對(duì)該快閃存儲(chǔ)單元編程時(shí)，該位線譯碼器會(huì)被導(dǎo)通以將該拉升電流轉(zhuǎn)向，而沒有對(duì)該快閃存儲(chǔ)單元編程時(shí)，則將該位線譯碼器關(guān)閉以將該預(yù)設(shè)端點(diǎn)的電壓拉至正提供電壓電平，以避免對(duì)該快閃存儲(chǔ)單元編程。
10.如權(quán)利要求9所述的存儲(chǔ)器陣列系統(tǒng)，還包括偏壓電阻模塊，設(shè)置于該位線，其中該位線具有預(yù)定供應(yīng)電壓所提供的拉升電流，且當(dāng)對(duì)該快閃存儲(chǔ)單元編程時(shí)，該位線譯碼器將該拉升電流轉(zhuǎn)向，其中該偏壓電阻模塊包括至少一對(duì)PMOS晶體管，且該位線譯碼器耦接至該對(duì)PMOS晶體管間的中間點(diǎn)。
11.如權(quán)利要求10所述的存儲(chǔ)器陣列系統(tǒng)，其中，該位線譯碼器還包括至少一電流轉(zhuǎn)向路徑，用以將該拉升電流自該位線導(dǎo)出；其中，該電流轉(zhuǎn)向路徑還包括至少一個(gè)串聯(lián)的NMOS晶體管以及至少一個(gè)串聯(lián)的PMOS晶體管，用于將該拉升電流導(dǎo)至接地電壓電平。
12.如權(quán)利要求11所述的存儲(chǔ)器陣列系統(tǒng)，其中，選擇性地控制所述NMOS晶體管以及PMOS晶體管的柵極，以導(dǎo)通或關(guān)閉對(duì)應(yīng)的晶體管。
13.一種程序化電流穩(wěn)定方法，用于穩(wěn)定存儲(chǔ)器陣列的程序化電流，該方法包括通過供應(yīng)電壓源提供拉升電流至該存儲(chǔ)器陣列的位線；選擇欲編程的該存儲(chǔ)器陣列的至少一存儲(chǔ)單元；經(jīng)由預(yù)設(shè)端點(diǎn)，提供程序化電流至該至少一存儲(chǔ)單元；以及將該拉升電流自該位線轉(zhuǎn)向；其中，被轉(zhuǎn)向的該拉升電流不會(huì)影響該存儲(chǔ)器陣列的該存儲(chǔ)單元的該程序化電流。
14.如權(quán)利要求13所述的程序化電流穩(wěn)定方法，其中，將該拉升電流轉(zhuǎn)向還包括在耦接至該位線的位線譯碼器上提供至少一個(gè)預(yù)定電流轉(zhuǎn)向路徑；其中，該位線具有偏壓電阻模塊設(shè)置于其上，該偏壓電阻模塊包括至少一對(duì)串聯(lián)的晶體管，且該位線譯碼器耦接至該對(duì)晶體管間的中間點(diǎn)。
15.如權(quán)利要求14所述的程序化電流穩(wěn)定方法，其中，將該對(duì)晶體管間的該中間點(diǎn)的電壓拉至接地電壓電平。
16.如權(quán)利要求14所述的程序化電流穩(wěn)定方法，其中，該電流轉(zhuǎn)向路徑由至少一個(gè)晶體管所組成，且選擇性地控制該至少一晶體管的柵極以導(dǎo)通或關(guān)閉一對(duì)應(yīng)晶體管，以提供該電流轉(zhuǎn)向路徑。
17.如權(quán)利要求13所述的程序化電流穩(wěn)定方法，還包括當(dāng)不對(duì)該存儲(chǔ)單元編程時(shí)，維持該拉升電流而不予以轉(zhuǎn)向。
18.如權(quán)利要求17所述的程序化電流穩(wěn)定方法，其中，當(dāng)不對(duì)該存儲(chǔ)單元編程時(shí)，將該預(yù)設(shè)端點(diǎn)的電壓拉至正供應(yīng)電壓電平。
全文摘要
一種抑制存儲(chǔ)器陣列裝置中的編程干擾的系統(tǒng)以及方法。該系統(tǒng)包括位線譯碼器以及偏壓電阻模塊。位線譯碼器耦接至存儲(chǔ)器陣列的每一位線，用于提供預(yù)設(shè)電流轉(zhuǎn)向路徑。偏壓電阻模塊設(shè)置于閃存陣列的位線，且具有預(yù)設(shè)提供電壓所提供的拉升電流。在編程連接至該位線的快閃存儲(chǔ)單元時(shí)，此拉升電流會(huì)被轉(zhuǎn)向，而由于該拉升電流被轉(zhuǎn)向，使得得以穩(wěn)定快閃存儲(chǔ)單元的程序化電流。本發(fā)明通過使用位線譯碼器將拉升電流轉(zhuǎn)向，可減少程序化電流的變異，因此得以較精準(zhǔn)的控制程序化電流，以達(dá)到較佳的產(chǎn)率，并且該種位線拉升機(jī)制也可用于位線提升。
文檔編號(hào)G11C16/06GK1917088SQ20061011550
公開日2007年2月21日 申請(qǐng)日期2006年8月16日 優(yōu)先權(quán)日2005年8月16日
發(fā)明者池育德, 劉上玄 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司