專利名稱：閃存陣列的讀取操作方法
技術領域：
本發(fā)明涉及一種閃存的解碼處理，特別是涉及一種具有多個位元線晶體管 的存儲器陣列的預充電及解碼方法。
背景技術：
非揮發(fā)性存儲器(NVM)是一種半導體存儲器，含有此NVM存儲器單元 的裝置即使斷電后其也可以繼續(xù)儲存數(shù)據(jù)。對于典型的NVM，可對其進行數(shù) 據(jù)程序化，并進行讀取及/或擦除操作。在被擦除之前，程序化的數(shù)據(jù)可存儲很 長一段時間。閃存(flash memory)為一種特殊的現(xiàn)有NVM存儲器，其是一種 電性擦除式可程序化只讀存儲器(EEPROM)。典型的閃存將信息儲存于常被稱為"單元"的晶體管陣列中，每個單元通 常儲存一個位元(bit)的信息。閃存基于浮接柵極雪崩注入型金屬氧化物半導 體技術(FAMOS晶體管)制造。FAMOS晶體管本質(zhì)上是一個NMOS晶體管， 但在柵極和源/漏極端子間利用絕緣材料懸浮了額外的導體。通常的閃存采用單 元架構，其中每一單元僅能存儲一個位元的信息。每個存儲器單元典型地包括 一個MOS晶體管結(jié)構，其包括位于基底或P型井的源極、漏極及溝道，及覆 在溝道上的迭層柵極(stacked gate)。迭層柵極還可包括一個形成在P型井表 面的薄柵極介質(zhì)層，其常被稱為隧道氧化層。迭層柵極還包括一個覆在隧道氧 化層上的多晶硅浮接柵極(floating gate)及覆在浮接柵極上的多晶硅極間介質(zhì) 層(interpoly dielectric layer)。典型的極間介質(zhì)層為多層絕緣體，如兩層氧化 物將一層氮化物俘獲層(nitride trapping layer)夾在中間而形成的氧化物-氮化 物-氧化物層(ONO)。多晶硅控制柵極(control gate)正常情況下是覆在極間 介質(zhì)層上，因此這樣的閃存單元有時候被稱為氮化物只讀存儲器(NROM)。圖1是傳統(tǒng)閃存單元500的橫截面視圖。通常的浮接柵極型閃存單元500 包括n+型源極504、 p型溝道505、 n+型漏極512及p型基底502。浮接柵極
506被夾在位于溝道505上方的絕緣介質(zhì)層510及薄隧道氧化層514之間。浮 接柵極506為閃存單元500提供儲存元件并利用薄隧道氧化層514及絕緣介質(zhì) 層510與閃存單元500的其他元件電性隔離?？刂茤艠O508位于絕緣介質(zhì)層510 頂部并位于浮接柵極或氮化物俘獲層506上方。浮接柵極506利用絕緣介質(zhì)層 510，如二氧化硅(Si02)層，或極間介質(zhì)層，如ONO極間氧化物層510等與 控制柵極508電性隔離。如圖所示的通常閃存單元500基本上是一個具有額外 浮接柵極506的n溝道晶體管。電性"存取"("access")或連接(coupling) 浮接柵極506僅能通過周圍的SK)2層及源極504，漏極512及控制柵極508構 成的電容網(wǎng)絡來進行。浮接柵極506上的任何電荷因為本身的硅-二氧化硅 (Si-Si02)能量勢壘高度(energy barrier height)而得以保留，從而形成非揮 發(fā)性的存儲器。圖2為一種通常的存儲器單元500的陣列520，其示出一種通常的讀取方 法。存儲器單元500大致上以柵極格形式排列于基底502上。字元線WL0-WL31 與每一行(row)的每一存儲器單元500的柵極508連接。位元線MBL0-MBL5 選擇性地與每一列(column)的每一存儲器單元500的源極或漏極連接?？刂?晶體管SEL0-SEL1選擇路徑，以對位于某一特定位元線MBL0-MBL5及字元 線WL0-WL31上的特定單元500進行程序化，讀取或擦除。對閃存單元500進行程序化是指將電荷(電子)注入到浮接柵極506中。 高漏/源極或高源/漏極偏壓連同一個高控制柵極電壓Vg—起施加。高控制柵極 電壓Vg反轉(zhuǎn)溝道505，而偏壓將電子向漏極512及源極504加速。在通過溝道 505的過程中，部分電子與硅晶格(silicon lattice)發(fā)生碰撞而反向運動至Si-Si02 介面。在控制柵極電壓Vg產(chǎn)生的電場的推動下，部分電子運動穿過薄氧化層 514，從而注入到浮接柵極506中。結(jié)果，隧道氧化物514的高電場將導致產(chǎn) 生所謂的福樂-諾漢隧道現(xiàn)象(FN tunneling)。單元溝道區(qū)505的電子將穿過 柵極氧化物514進入浮接柵極506，因為浮接柵極506被包圍在極間介質(zhì)層510 與隧道氧化層514之間，因此電子即被俘獲在浮接柵極506中。程序化結(jié)束后， 注入浮接柵極506的電子使得單元的臨界電壓(threshold voltage)升高。正是 因俘獲電子導致的此種臨界電壓變化及因此帶來的溝道導電率變化，使單元 500得以被程序化。
程序化操作可針對存儲器陣列520的每一個體單元500選擇性地進行。每 一個體單元500是利用各自對應字元線WL0-WL31(圖2)以及一對界定相關單 元500的位元線MBL0-MBL5來加以選擇。選中欲被程序化或讀取的閃存單元 500之后，將僅與這些單元500的源極端子504相關聯(lián)的位元線MBL0-MBL4 選擇性地切換至地電勢，從而形成虛擬地電勢(virtual ground)。對閃存單元500的讀取操作是利用一個檢測放大器(sense amplifier)(圖 2未示)來加以進行。對于己經(jīng)程序化的單元500，因為浮接柵極506的電荷 增加，使得單元的導通電壓Vt也升高。通過施加控制柵極電壓Vg以及監(jiān)測漏 極電流，可以確定具有浮接柵極506電荷以及沒有浮接柵極506電荷的單元500 的區(qū)別。檢測放大器將單元漏極電流與一參考單元的漏極電流進行比較，此參 考單元比如可以是在制造測試中被程序化使之具有一參考位準的閃存單元。與 參考單元相比，經(jīng)過擦除的閃存單元500具有更大的單元電流，因此為邏輯"1"， 而經(jīng)過程序化的閃存單元500具有較低的電流，因此為邏輯"0"。擦除閃存單元500是指移除浮接柵極506的電子(電荷)。擦除閃存單元 是對很多單元同時施加電壓，以使很多單元500在一瞬間同時被擦除。對閃存 單元50的典型擦除操作可以是向源極504施加正電壓，向控制柵極508施加 負電壓或地電壓，且保持閃存單元500的基底502為地電勢。漏極512被允許 "浮接"。在這些條件下，在浮接柵極506與源極504間施加高電場。在擦除 過程中，源極結(jié)處于一個柵極控二極管狀態(tài)，已經(jīng)設法進入隧道氧化層的Si02 的最初數(shù)埃(angstroms)的電子則進而迅速運動至源極。擦除操作完成后，浮 接柵極506的電子己被移除，因此單元的臨界電壓Vt降低。雖然程序化是針 對個體單元選擇性地進行，但典型的擦除是對陣列520中的多個閃存單元500 同時進行。對存儲器陣列中的閃存單元500的程序化，讀取及擦除是通過綜合應用位 元線及字元線來完成。位元線及字元線晶體管利用位元線及字元線來控制特定 存儲器單元500的電壓及電流，并允許其他位元線在程序化，讀取及擦除操作 中放電。希望利用預充電方法來改善NROM單元的讀取速度，也希望在解碼轉(zhuǎn)換 過程中，通過避免電壓變化來降低能耗及噪音，也希望利用大約Vcc/n作為預
充電電壓，其中n大于1。發(fā)明內(nèi)容簡而言之，本發(fā)明的一個實施例提供一種閃存陣列的讀取操作方法，所述 閃存具有多個存儲器單元、多條字元線、多條偶數(shù)位元線、多條奇數(shù)位元線及 多個位元線晶體管。所述讀取操作方法包括對所述多個偶數(shù)位元線臨時預充電至大約Vcc/n及對所述多個奇數(shù)位元線臨時預充電至地電勢，然后對流進/流出每個存儲器單元的一個第一位元位置的電流進行選擇性地檢測，以及根據(jù)檢測 到的每個存儲器單元的源極側(cè)或漏極側(cè)的電流，確定每個存儲器單元的第一位元位置的邏輯狀態(tài)。所述讀取操作方法還包括對所述多個奇數(shù)位元線臨時預充 電至大約Vcc/n及對所述多個偶數(shù)位元線臨時預充電至地電勢，然后對流進/ 流出每個存儲器單元的一個第二位元位置的電流進行選擇性地檢測，以及根據(jù) 檢測到的源極側(cè)或漏極側(cè)的電流，確定每個存儲器單元的第二位元位置的邏輯 狀態(tài)。本發(fā)明的另一個實施例提供一種閃存陣列的讀取操作方法，所述閃存具有 多個存儲器單元、多條字元線、多條偶數(shù)位元線、多條奇數(shù)位元線及多個位元 線晶體管。所述讀取操作方法包括對所述多個偶數(shù)位元線臨時預充電至大約 Vcc/n，其中n大于l;對所述多個奇數(shù)位元線臨時預充電至地電勢或虛擬地電勢；對流進/流出每個存儲器單元的一個第一位元位置的電流進行選擇性地檢 測；以及根據(jù)檢測到的源極側(cè)或漏極側(cè)的電流，確定每個存儲器單元的第一位 元位置的邏輯狀態(tài)。本發(fā)明的另一個實施例提供一種閃存陣列的讀取操作方法，所述閃存具有 多個存儲器單元、多條字元線、多條偶數(shù)位元線、多條奇數(shù)位元線及多個位元線晶體管。所述讀取操作方法包括對所述多個偶數(shù)位元線臨時預充電至大約 Vcc/n，其中n大于l;對所述多個奇數(shù)位元線臨時預充電至地電勢或虛擬地電 勢；通過選擇性地控制連接至每個存儲器單元的位元線晶體管，對流進/流出每 個存儲器單元的一個第一位元位置的電流進行選擇性地檢測；對所述多個奇數(shù) 位元線臨時預充電至大約Vcc/n;對所述多個偶數(shù)位元線臨時預充電至地電勢 或虛擬地電勢；以及通過選擇性地控制連接至每個存儲器單元的位元線晶體
管，對流進/流出每個存儲器單元的一個第二位元位置的電流進行選擇性地檢上述說明僅是本發(fā)明技術方案的概述，為了能夠更清楚了解本發(fā)明的技術 手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附 圖詳細說明如后。為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳 實施例，并配合所附圖式，作詳細說明如下。


圖1是傳統(tǒng)閃存單元的橫截面視圖。圖2為一種通常的存儲器單元的陣列，其示出一種通常的讀取方法。圖3A-3E為本發(fā)明較佳實施例的具有多個位元線晶體管的閃存陣列的部 分示意圖，其以圖表方式示出一種用于偶數(shù)位元線的讀取預充電方法。圖4A-4E為本發(fā)明較佳實施例的具有多個位元線晶體管的閃存陣列的部 分示意圖，其以圖表方式示出一種用于奇數(shù)位元線的讀取預充電方法。圖5是圖3A-3E及4A-4E所示的閃存陣列的示意圖，其示出根據(jù)本發(fā)明較 佳實施例的解碼電路及預充電電路。 主要元件符號說明20:預充電電路22:預充電源/檢測器30:解碼電路32:偶數(shù)位元線解碼器電路控制器 34:奇數(shù)位元線解碼器電路控制器 50:閃存陣列 52:半導體基底 61-76:存儲器單元500:閃存單元502: p型基底 504: n+型源極505: p型溝道 506:浮接柵極 508:控制柵極 510:絕緣介質(zhì)層512: n+型漏極 514:薄隧道氧化層 520:存儲器單元陣列 BLT1 BLT16:位元線晶體管 BSE、 BSO:位元組選擇晶體管 CS0-CS7:共同選擇晶體管 MBL0 MBL7:位元線 PC0 PC7:預充電控制晶體管 SEL0-SEL3:控制晶體管 Vg、 Vs、 VD:電壓 WL0-WL31、 WLn:字元線具體實施方式
下面描述中用到的某些術語僅是為了敘述簡單方便，而不構成限定。 "右"、"左"、"下"、"上"等詞語在圖中表示方向。"向內(nèi)"、"向外" 分別是指指向或遠離物體或其部件的幾何中心的方向。這些術語包括以上提到 的詞語以及其他由上述詞語衍生及類似相關的術語。另外，用于權利要求及相 應說明書部分的"一"是表示"至少一"的意思。如圖所示，其中相同標號表示相同的元件，圖3A-3E及4A-4E示出具有多 個位元線晶體管BLT1-BLT16及多個存儲器單元61-76的閃存陣列50的一部 分。圖3A-3E及4A-4E以圖表方式示出一種本發(fā)明讀取預充電(read pre-charge) 方法的較佳實施例。圖5是圖3A-3E及4A-4E所示的閃存陣列50的示意圖， 其示出根據(jù)本發(fā)明較佳實施例的解碼電路30及預充電電路20?；旧希景l(fā)明的較佳實施例提供了一種用于閃存陣列50的NROM存儲 器單元61-76的Y路徑(Y-path)解碼方法，其使用大約Vcc/n作為預充電電
壓，其中n大于l。較佳地，此Y路徑解碼方法使用Vcc/2作為預充電電壓。 閃存陣列50形成在半導體基底52上。閃存陣列50也包括多條字元線WLn (為簡便，圖中僅顯示陣列50的一列)及多條位元線MBL0-MBL7，其中， MBLO， MBL2， MBL4， MBL6為偶數(shù)位元線(even bitlines)，而MBL1， MBL3， MBL5， MBL7位奇數(shù)位元線(odd bitlines)。前述多個存儲器單元61-76設在 基底52中，并與背景技術中描述的現(xiàn)有存儲器單元一樣。字元線WLn與存儲 器單元61-76的柵極508電性連接。字元線WLn與圖2所示的現(xiàn)有存儲器陣列520類似，相互平行且彼此隔 開。位元線MBL1-MBL7相互平行且彼此隔開。字元線WLn與位元線 MBL1-MBL7大致垂直，因此二者共同形成一矩陣。與給定的字元線WLn相關聯(lián)的存儲器單元61-76的漏極及源極端子504、 512串接于對應位元線MBL0-MBL7之間。存儲器單元61-76的柵極508連接 至對應字元線WLn。例如，如圖3A-3E及4A-4E所示，存儲器單元61的柵極 508連接至字元線WLn，其源極504利用位元線晶體管BLT1連接至位元線 MBLO，其漏極利用位元線晶體管BLT3連接至位元線MBL1。類似地，存儲器 單元62的柵極508連接至字元線WLn，其源極504利用位元線晶體管BLT3 連接至位元線MBL1，其漏極利用位元線晶體管BLT2連接至位元線MBLO， 等等。根據(jù)較佳實施例的預充電及解碼方法是使用兩個步驟來完成，分別圖示于 圖3A-3E及4A-4E。該方法包括一個預充電步驟及循序讀取方法，其中在讀取 方法中，首先讀取第一位元位置，然后切換電源，接著讀取第二位元位置，或 者也可按照相反的順序讀取。在圖3A中，上部或奇數(shù)位元線MBL1， MBL3， MBL5， MBL7預充電至 近似Vcc/n，其中n大于1，而下部或偶數(shù)位元線MBLO， MBL2， MBL4， MBL6 預充電至近似0伏或者地電勢或者虛擬地電勢(如，Vss)。例如，上部或奇 數(shù)位元線MBL1， MBL3， MBL5， MBL7可預充電至大約Vcc/2。在圖3B中， 當位元線晶體管BLT1及BLT3導通且位元線晶體管BLT2及BLT4截止時， 存儲器單元61的左邊位元被讀取。讀取偏壓可以是1.2-1.6V，但也可采用其他 讀取偏壓。在圖3C中，當位元線晶體管BLT2及BLT3導通且位元線晶體管
BLT1及BLT4截止時，存儲器單元62的右邊位元被讀取。在圖3D中，當位 元線晶體管BLT2及BLT4導通且位元線晶體管BLT1及BLT3截止時，存儲 器單元63的左邊位元被讀取。圖3E顯示當所有位元線晶體管的編碼變換已經(jīng) 完成時，即可以知道存儲器單元61左邊位元的實際邏輯狀態(tài)，存儲器單元61 右邊位元的邏輯狀態(tài)，存儲器單元63左邊位元的邏輯狀態(tài)，存儲器單元64右 邊位元的邏輯狀態(tài)，等等，繼而可以知道所有存儲器單元61-76的相關位元的 實際邏輯狀態(tài)。在圖4A中，上部或奇數(shù)位元線MBL1， MBL3， MBL5， MBL7預充電至 近似O伏或者地電勢或者虛擬地電勢(如Vss)，而下部或偶數(shù)位元線MBLO， MBL2， MBL4， MBL6預充電至近似Vcc/n，其中n大于l。例如，下部或偶 數(shù)位元線MBLO， MBL2， MBL4， MBL6可預充電至大約Vcc/2。在圖4B中， 當位元線晶體管BLT1及BLT3導通且位元線晶體管BLT2及BLT4截止時， 存儲器單元61的右邊位元被讀取。讀取偏壓可以是1.2-1.6V，但也可采用其他 讀取偏壓。在圖4C中，當位元線晶體管BLT2及BLT3導通且位元線晶體管 BLT1及BLT4截止時，存儲器單元62的左邊位元被讀取。在圖4D中，當位 元線晶體管BLT2及BLT4導通且位元線晶體管BLT1及BLT3截止時，存儲 器單元63的右邊位元被讀取。圖4E顯示當所有位元線晶體管的編碼變換已經(jīng) 完成時，即可以知道存儲器單元61右邊位元的實際邏輯狀態(tài)，存儲器單元62 左邊位元的邏輯狀態(tài)，存儲器單元63右邊位元的邏輯狀態(tài)，存儲器單元64左 邊位元的邏輯狀態(tài)，等等，繼而可以知道所有存儲器單元61-76的相關位元的 實際邏輯狀態(tài)。因此，通過改變是讓偶數(shù)位元線MBLO， MBL2， MBL4， MBL6還是奇數(shù) 位元線MBL1， MBL3， MBL5， MBL7預充電并連接至讀取偏壓，可對位元線 晶體管BLT1-BLT16進行不同編碼組合，使用這種不同編碼組合即可使每一存 儲器單元61-76的左邊位元及右邊位元按照各自獨立的順序讀取。對于某些存 儲器單元61-76，第一位元位置是左邊位元，第二位元位置是右邊位元。而對 于其他存儲器單元61-76，第一位元位置是右邊位元，第二位元位置為左邊位 元。只有當圖3A-3E所示的順序完成之后，從Vcc向地電勢或虛擬地電勢的放 電才會發(fā)生。 如圖5所示，預充電電路20包括預充電源/檢測器22 (pre-charge source/sensor)及多個預充電控制晶體管PC0-PC7，預充電控制晶體管PC0-PC7 分別連接于預充電源/檢測器22及對應字元線MBL0-MBL7。偶數(shù)預充電控制 晶體管PC0， PC2， PC4， PC6的柵極共同由預控制偶數(shù)命令驅(qū)動，奇數(shù)預充電 控制晶體管PC1， PC3， PC5， PC7的柵極共同由預控制奇數(shù)命令驅(qū)動。當預控制偶數(shù)命令驅(qū)動偶數(shù)預充電控制晶體管PCO， PC2， PC4， PC6的柵 極時，預充電源/檢測器22連接至偶數(shù)位元線MBLO， MBL2， MBL4， MBL6 并向偶數(shù)位元線MBLO， MBL2， MBL4， MBL6供應近似Vcc/n的電壓。類似 地，當預控制奇數(shù)命令驅(qū)動奇數(shù)預充電控制晶體管PC1， PC3， PC5， PC7的柵 極時，預充電源/檢測器22連接至奇數(shù)位元線MBL1， MBL3， MBL5， MBL7 并向奇數(shù)位元線MBL1， MBL3， MBL5， MBL7供應近似Vcc/n的電壓。通過選擇性地改變與欲讀取的各存儲器單元61-76相關聯(lián)的位元線晶體管 BLT1-BLT16，可移除源極電壓，正如現(xiàn)有技術一樣，此時預充電源/檢測器22 也會檢測存儲器單元61-76的漏極偏壓位準。解碼電路30包括偶數(shù)位元線解碼器電路控制器32及奇數(shù)位元線解碼器電 路控制器34。解碼電路30包括與位元線MBL0-MBL1對應相關聯(lián)的多個共同 選擇晶體管(common select transistor) CS0-CS1。位元線解碼器電路控制器32， 34的輸出分別由位元組選擇晶體管(byte select transistor) BSE及BSO來控制。閃存陣列50的讀取操作方法包括對多個偶數(shù)位元線MBL0，MBL2，MBL4， MBL6臨時預充電至大約Vcc/n，以及對多個奇數(shù)位元線MBL1， MBL3， MBL5， MBL7臨時預充電至地電勢或虛擬地電勢。然后對流進/流出每個存儲器單元 61-76的第一位元位置的電流進行選擇性地檢測。每個存儲器單元61-76的第一 位元位置并不一定是指左邊位元或右邊位元，而僅僅是指每個存儲器單元61-76 中的至少兩個邏輯位元位置之中的一個。通過選擇性地控制連接至每個存儲器 單元61-76的位元線晶體管BLT1-BLT16，可檢測每個存儲器單元61-76的源 極側(cè)或漏極側(cè)的電流，從而確定每個存儲器單元61-76的第一位元位置的邏輯 狀態(tài)(如邏輯"1"或"0")。該方法也包括對多個奇數(shù)位元線MBL1， MBL3， MBL5， MBL7臨時預充電至大約Vcc/n，以及對多個偶數(shù)位元線MBL0， MBL2， MBL4， MBL6臨時預充電至地電勢或虛擬地電勢。然后對流進/流出每個存儲 器單元61-76的第二位元位置的電流進行選擇性地檢測。每個存儲器單元61-76 的第二位元位置并不一定是指左邊位元或右邊位元，而僅僅是指每個存儲器單 元61-76中的至少兩個邏輯位元位置之中的一個。通過選擇性地控制連接至每 個存儲器單元61-76的位元線晶體管BLT1-BLT16，可檢測每個存儲器單元 61-76的源極側(cè)或漏極側(cè)的電流，從而確定每個存儲器單元61-76的第一位元位 置的邏輯狀態(tài)(如邏輯"1"或"0")。因此，在解碼變換過程中，沒有電壓變化，從而降低能耗及噪音。與Vcc 及地電勢預充電相比，此較佳實施例因其低能耗而可達到提高預充電速度，降 低電壓及噪音。從前述介紹可知，本發(fā)明是關于一種存儲器陣列，其具有奇/偶位元線解碼 電路以及使用大約Vcc/n電壓進行預充電的預充電電路。本發(fā)明的較佳實施例 包括一種使用前述奇/偶位元線解碼電路及預充電電路來預充電及解碼存儲器 陣列的方法。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何 形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā) 明，任何熟悉本專業(yè)的技術人員，在不脫離本發(fā)明技術方案范圍內(nèi)，當可利用 上述揭示的結(jié)構及技術內(nèi)容作出些許的更動或修飾為等同變化的等效實施例， 但是凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例 所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術方案的范圍內(nèi)。雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本 另一技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的修改與替換， 因此本發(fā)明的保護范圍應當以權利要求書所界定的為準。
權利要求
1、一種閃存陣列的讀取操作方法，所述閃存具有多個存儲器單元、多條字元線、多條偶數(shù)位元線、多條奇數(shù)位元線及多個位元線晶體管，其特征在于，所述讀取操作方法包括對所述多個偶數(shù)位元線臨時預充電至大約Vcc/n，其中n大于1；對所述多個奇數(shù)位元線臨時預充電至地電勢或虛擬地電勢；以及對流進/流出每個存儲器單元的一個第一位元位置的電流進行選擇性地檢測。
2、 如權利要求1所述的閃存陣列的讀取操作方法，其特征在于，還包括 對所述多個奇數(shù)位元線臨時預充電至大約Vcc/n; 對所述多個偶數(shù)位元線臨時預充電至地電勢或虛擬地電勢；以及 對流進/流出每個存儲器單元的一個第二位元位置的電流進行選擇性地檢
3、 如權利要求1所述的閃存陣列的讀取操作方法，其特征在于，n大約等丁- 2。
4、 一種閃存陣列的讀取操作方法，所述閃存具有多個存儲器單元、多條 字元線、多條偶數(shù)位元線、多條奇數(shù)位元線及多個位元線晶體管，其特征在于， 所述讀取操作方法包括對所述多個偶數(shù)位元線臨時預充電至大約Vcc/n，其中n大于1; 對所述多個奇數(shù)位元線臨時預充電至地電勢或虛擬地電勢； 對流進/流出每個存儲器單元的一個第一位元位置的電流進行選擇性地檢 測；以及根據(jù)檢測到的每個存儲器單元的源極側(cè)或漏極側(cè)的電流，確定每個存儲器 單元的第一位元位置的邏輯狀態(tài)。
5、 如權利要求4所述的閃存陣列的讀取操作方法，其特征在于，還包括對所述多個奇數(shù)位元線臨時預充電至大約Vcc/n;對所述多個偶數(shù)位元線臨時預充電至地電勢或虛擬地電勢；對流進/流出每個存儲器單元的一個第二位元位置的電流進行選擇性地檢 測；以及根據(jù)檢測到的每個存儲器單元的源極側(cè)或漏極側(cè)的電流，確定每個存儲器 單元的第二位元位置的邏輯狀態(tài)。
6、 如權利要求4所述的閃存陣列的讀取操作方法，其特征在于，n大約等于2。
7、 一種閃存陣列的讀取操作方法，所述閃存具有多個存儲器單元、多條 字元線、多條偶數(shù)位元線、多條奇數(shù)位元線及多個位元線晶體管，其特征在于，所述讀取操作方法包括對所述多個偶數(shù)位元線臨時預充電至大約Vcc/n，其中n大于1; 對所述多個奇數(shù)位元線臨時預充電至地電勢或虛擬地電勢； 通過選擇性地控制連接至每個存儲器單元的位元線晶體管，對流進/流出每 個存儲器單元的一個第一位元位置的電流進行選擇性地檢測；對所述多個奇數(shù)位元線臨時預充電至大約Vcc/n; 對所述多個偶數(shù)位元線臨時預充電至地電勢或虛擬地電勢；以及 通過選擇性地控制連接至每個存儲器單元的位元線晶體管，對流進/流出每 個存儲器單元的一個第二位元位置的電流進行選擇性地檢測。
8、 如權利要求7所述的閃存陣列的讀取操作方法，其特征在于，n大約等于2。
全文摘要
本發(fā)明揭示了一種閃存陣列的讀取操作方法，所述閃存具有多個存儲器單元、多條字元線、多條偶數(shù)位元線、多條奇數(shù)位元線及多個位元線晶體管。所述讀取操作方法包括對偶數(shù)位元線臨時預充電至大約Vcc/n及對奇數(shù)位元線臨時預充電至地電勢，然后對流進/流出每個存儲器單元的第一位元位置的電流進行選擇性地檢測，然后根據(jù)檢測到的每個存儲器單元的第一位元位置的電流，確定第一位元位置的邏輯狀態(tài)。
文檔編號G11C16/24GK101154460SQ20071015295
公開日2008年4月2日 申請日期2007年9月25日 優(yōu)先權日2006年9月25日
發(fā)明者劉承杰, 權彝振, 金鐘五 申請人:旺宏電子股份有限公司