專利名稱：具有判定半導(dǎo)體微電流功能的半導(dǎo)體存儲器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體微電流(例如閃存等半導(dǎo)體存儲器中的位線漏電流) 的判定方法及裝置。本發(fā)明要求如下優(yōu)先權(quán) 申請?zhí)柼仡?007 - 007239 申請日2007年01月16曰 申請國曰本背景技術(shù)近年來，閃存(Flash Memory )、電可擦除可編程只讀存儲器(EEPROM ， Electrically Erasable Programmable Read-Only Memory )等非易失性存儲器具 有使用微細(xì)化存儲單元的大容量存儲陣列結(jié)構(gòu)。隨著存儲陣列的大容量化而位線的漏電流增大的問題成為近年非易失 性存儲器所面臨的課題之一。這是因?yàn)槌宋⒓?xì)化工藝造成每個存儲單元的 漏電流(位線漏電流)增加之外，還因?yàn)槊織l位線的存儲單元數(shù)增加所引起 的。位線漏電流增加則會影響存儲單元的讀出操作，使不損害存儲單元的閾 值控制精度的數(shù)據(jù)保持特性等可靠性劣化。對非易失性存儲單元的寫入及擦除操作通過反復(fù)以下操作來控制，即通 過施加寫入及擦除偏壓使存儲單元的閾值變化的操作以及進(jìn)行閾值判定即 單元電流判定的校驗(yàn)操作。在校驗(yàn)操作中，位線漏電流導(dǎo)致誤判單元電流相 當(dāng)于漏電流的量，引起過寫入、擦除不足等，阻礙存儲單元的正常閾值控制。為了實(shí)現(xiàn)存儲器的高可靠性，需要將在設(shè)備測試中泄漏在規(guī)定值以上的 位線作為冗余置換的對象而置換，或者作為缺陷設(shè)備而丟棄。現(xiàn)有關(guān)于這些數(shù)微安(MA)級的位線漏電流判定，通過在讀出操作中所使用的讀出放大器(sense amplifier )來判定。專利文獻(xiàn)1記載了通過讀出放大器判定位線漏電流的內(nèi)容。專利文獻(xiàn)2 記載了漏電流的直接測量法，專利文獻(xiàn)3記載了單元的閾值測量，專利文獻(xiàn) 4記載了芯片上(on-chip)的電流測量。專利文獻(xiàn)1:日本特開平6 - 251593號公報專利文獻(xiàn)2:美國專利第6,201,747號說明書專利文獻(xiàn)3:美國專利第6，370，061號說明書專利文獻(xiàn)4:日本特開2005-302809號公報但是，由于因存儲單元的微細(xì)化所造成的單元電流的減少、提高重寫次 數(shù)的要求、閾值的多值化等，必須提高閾值控制的精度，要求更微小的微安 級以下的電流判定。現(xiàn)有這種微電流的測量是將位線選擇性地直接引出到外 部焊盤(pad)，由測試裝置的電流測量選項(xiàng)來測量。圖20示出了現(xiàn)有的具有位線漏電流測量功能的存儲器的結(jié)構(gòu)。存儲器 100包括數(shù)據(jù)存儲部102,用于進(jìn)行數(shù)據(jù)的寫入和讀出；開關(guān)2000，為了 測量位線的電流而通過節(jié)點(diǎn)108將數(shù)據(jù)存儲部102內(nèi)的選擇位線連接于外部 端子110;控制電路104,控制數(shù)據(jù)存儲部102和開關(guān)2000。在判定位線的漏電流時，通過控制電路104的控制，數(shù)據(jù)存儲部102內(nèi) 的存儲單元被設(shè)定為未選中狀態(tài)。而且，開關(guān)2000將選中的位線所連接的 節(jié)點(diǎn)108與外部端子110相連接。然后，由與外部端子110相連的測試裝置 的電流測量選項(xiàng)來測量電流值。圖21示出了將適于大容量存儲器的虛地陣列(VGA, Virtual Ground Array)結(jié)構(gòu)應(yīng)用于數(shù)據(jù)存儲部102時的存儲器100的主要部分電路結(jié)構(gòu)例。存儲單元陣列80]由矩陣狀配置的存儲單元構(gòu)成，同一行存儲單元的柵極共同連接，并與字線WLO， WL1相連，同一列存儲單元的源極共同連接，并與提供源極電位的源極位線BLO， BL2相連，同一列存儲單元的漏極共同連接，并與提供漏極電位的漏極位線BL1相連。存儲單元的存儲數(shù)據(jù)讀出方式，有判定存儲單元的漏極側(cè)的電流或電平 的漏極讀出方式和判定存儲單元的源極側(cè)的電流或電平的源極讀出方式。但 是，由于源極讀出方式能夠使存儲單元的漏電流的影響小且抑制消耗電流， 所以源極讀出方式成為主流，圖21示出了該源極讀出方式的結(jié)構(gòu)例。列選擇柵極(D) 804是用于選擇存儲單元的漏極所連接的漏極位線的 選擇柵極，通過偏壓用晶體管808將與電位VBLR相應(yīng)的讀出電壓(1.3V 左右)提供給與選擇信號YGD1相連的選擇柵極所選擇的漏極位線。列選擇 柵極(S) 802是用于選擇存儲單元的源極所連接的源極位線的選擇柵極， 將與選擇信號YGS1, YGS2相連的選擇柵極所選擇的源極位線選擇性地連 接于讀出放大器810、復(fù)位用晶體管806及開關(guān)2000所共同連接的節(jié)點(diǎn)108。圖22示出了對存儲于存儲單元的數(shù)據(jù)進(jìn)行讀出操作時的時序波形圖。 在信號SEN為"H"電平的時刻tl之前的期間，晶體管806為導(dǎo)通狀態(tài)， 節(jié)點(diǎn)108的電位VBL維持GND電平。在時刻tl信號SEN變?yōu)?L"電平， 則晶體管806成為截止?fàn)顟B(tài)，節(jié)點(diǎn)108通過選中的存儲單元的電流所充電。 當(dāng)選中存儲單元為導(dǎo)通狀態(tài)(導(dǎo)通單元(ON-cdl))時，如VBL—l所示， 節(jié)點(diǎn)108的電位上升，而當(dāng)選中存儲單元為斷開狀態(tài)(斷開單元(OFF-cell)) 時，如VBL—2所示，節(jié)點(diǎn)108的電位維持在接地電位。通過無圖示的電路， 導(dǎo)通狀態(tài)的存儲單元的大約1/2的讀出參考電流流入讀出放大器810的另一 個輸入的參考節(jié)點(diǎn)中，由此參考節(jié)點(diǎn)被充電，如圖22所示，參考節(jié)點(diǎn)的電 位VREF成為VBL_1和VBL—2的中間電位。在存儲單元的源極節(jié)點(diǎn)的電位VBL和參考節(jié)點(diǎn)的電位VREF的電位差 充分增大的時刻t2,將讀出放大器810中的判定輸出Sout確定為來自存儲 單元的讀出數(shù)據(jù)，在完成讀出操作后，將信號SEN設(shè)為"H"電平，使節(jié)點(diǎn) 108放電。當(dāng)存儲單元的源極所連接的源極位線BLO或BL2存在漏電流時，由于 漏電流加到存儲單元電流，VBL_1和VBL—2的電位升高，所以選中存儲單 元斷開時的電位VBL—2和參考節(jié)點(diǎn)的電位VREF的電位差縮小，導(dǎo)致讀出裕度C margin )減少<>因此，制造工序中檢查制品時，需要判定各位線的漏電流值，當(dāng)存在規(guī) 格值以上的泄漏時，作為冗余置換的對象而置換，或者作為缺陷設(shè)備而丟棄。所以，為了判定位線漏電流，配備將VBL節(jié)點(diǎn)108連接于外部端子110 的開關(guān)2000。在判定位線泄漏時，通過控制電路104的控制，表示未選中 的接地電位被提供到所有的字線WLO, WL1,列選4奪柵極(D) 804和列選 擇柵極(S) 802分別選擇用于判定泄漏的漏極位線和源極位線，從而選擇 作為判定對象的列單位存儲單元群。與讀出時同樣，通過偏壓用晶體管808,對選中的漏極位線提供1.3V 左右的讀出電壓，將選中的源極位線所輸出的節(jié)點(diǎn)108通過開關(guān)2000連接 于外部端子110。在外部端子110連接測試裝置的電流測量選項(xiàng)，從而測量 選中位線的漏電 流。由于每測量一 次電流需要數(shù)ms到數(shù)1 Oms,測試裝置的電流測量性能比 較低速，所以要測量所有構(gòu)成存儲器陣列的數(shù)千條位線需要數(shù)IO秒左右的 測試時間，這對測試成本帶來極大的影響。而且在測試裝置中，為了提高處 理能力(throughput)或降低測試成本，多采用通過并列測試縮短實(shí)際測試 時間的手法。但是這些并列測量中，測試裝置需要每個設(shè)備獨(dú)立的測試資源， 要求昂貴的測試裝置。為了避免上述問題，本發(fā)明人等提出了以下方案將從外部施加的基準(zhǔn) 電流和選擇位線的漏電流用電容積分的電壓值比較，從而在芯片上判定位線漏電流o但是，發(fā)現(xiàn)在位線泄漏判定中存在以下問題。如圖23所示，采用如圖 21所示的源極讀出方式的虛地陣列結(jié)構(gòu)的存儲器中的源極位線漏電流，對 施加在存儲單元的源極上的電位依賴性極大。就是說，若源極電位上升，則 源極位線漏電流的值會急劇減少。因此，應(yīng)用于采用源極讀出方式的虛地陣列結(jié)構(gòu)的存儲器時，漏電流的 積分電壓被施加于存儲單元的源極，漏電流的值隨著電壓而減少，從而難以精確地判定位線漏電流。如上所述，由微細(xì)工藝構(gòu)成的非易失性存儲器中，為了實(shí)現(xiàn)高可靠性需 要判定位線漏電流，當(dāng)使用測試裝置的電流測量選項(xiàng)進(jìn)行判定時，存在測試 時間、測試裝置的成本，處理能力等測試成本增大的問題。而在芯片上判定 位線漏電流的方法中，存在無法精確判定的問題。發(fā)明內(nèi)容本發(fā)明的目的在于提供一種半導(dǎo)體微電流的判定方法及裝置，在芯片上 精確地執(zhí)行規(guī)定值以上位線電流的判定，進(jìn)一 步提供一種具有這種位線電流 判定單元的半導(dǎo)體存儲器。本發(fā)明的半導(dǎo)體存儲器，包括多條字線、多條位線、配置于所述多條字線和所述多條位線的交點(diǎn)的多個存儲單元、用于讀出所述存儲單元的存儲內(nèi)容的讀出放大器；其特征在于，半導(dǎo)體存儲器包括 位線選擇單元，從所述多條位線中選擇任意的位線；開關(guān)單元，控制所述位線選擇單元所選擇的選擇位線電流的導(dǎo)通或非導(dǎo)通； 電流產(chǎn)生單元，產(chǎn)生判定電流；當(dāng)所述選擇位線電流的值大于所述判定電流的值時，提取所述選擇位線電 流和所述判定電流的差電流的單元；電壓轉(zhuǎn)換單元，將所述差電流轉(zhuǎn)換為電壓；判定單元，用所述電壓轉(zhuǎn)換單元的輸出電壓判定所述判定電流和所述選擇 位線電流的大小關(guān)系。在該半導(dǎo)體存儲器中，通過對位線電流和判定電流的差電流進(jìn)行電壓轉(zhuǎn) 換而進(jìn)行判定，可以將用于判定的電壓值抑制得低，因此能夠進(jìn)行高精度的 位線泄漏判定。本發(fā)明的半導(dǎo)體存儲器，包括多條字線、多條位線、配置于所述多條 字線和所述多條位線的交點(diǎn)的多個存儲單元、用于讀出所述存儲單元的存儲 內(nèi)容的讀出放大器；其特征在于，該半導(dǎo)體存儲器包括位線選擇單元，從所述多條位線中選擇任意的位線；開關(guān)單元，控制所述位線選擇單元所選擇的選擇位線電流的導(dǎo)通或非導(dǎo)通； 電流產(chǎn)生單元，產(chǎn)生判定電流；當(dāng)所述選擇位線電流的值大于所述判定電流的值時，提取所述選擇位線電 流和所述判定電流的差電流的單元；第1電壓轉(zhuǎn)換單元，將所述差電流轉(zhuǎn)換為電壓；第2電壓轉(zhuǎn)換單元，轉(zhuǎn)換所述第1電壓轉(zhuǎn)換單元的輸出；判定單元，用所述第2電壓轉(zhuǎn)換單元的輸出電壓判定所述判定電流和所述選擇位線電流的大小關(guān)系。在該半導(dǎo)體存儲器中，通過將位線電流和判定電流的差電流轉(zhuǎn)換后的電壓的電平，轉(zhuǎn)換為判定電路穩(wěn)定工作的電壓電平，從而能以穩(wěn)定的操作實(shí)現(xiàn) 高精度的漏電流判定。本發(fā)明的半導(dǎo)體存儲器，包括多條字線、多條位線、配置于所述多條 字線和所述多條位線的交點(diǎn)的多個存儲單元、用于讀出所述存儲單元的存儲 內(nèi)容的讀出放大器；其特征在于，該半導(dǎo)體存儲器包括位線選擇單元，從所述多條位線中選擇任意的位線；開關(guān)單元，控制所述位線選擇單元所選擇的選擇位線電流的導(dǎo)通或非導(dǎo)通；電流產(chǎn)生單元，產(chǎn)生判定電流；當(dāng)所述選擇位線電流的值大于所述判定電流的值時，提取所述選擇位線電 流和所述判定電流的差電流的單元；第1電壓轉(zhuǎn)換單元，將所述差電流轉(zhuǎn)換為電壓；第2電壓轉(zhuǎn)換單元，轉(zhuǎn)換所述第1電壓轉(zhuǎn)換單元的輸出；切換單元，切換所述讀出放大器的比較電壓；判定單元，用所述第2電壓轉(zhuǎn)換單元的輸出電壓判定所述判定電流和所述 選擇位線電流的大小關(guān)系。在該半導(dǎo)體存儲器中，能夠用存儲數(shù)據(jù)讀出用的讀出放大器進(jìn)行位線電 流判定，可以實(shí)現(xiàn)對多條位線的高速漏電流判定。本發(fā)明的判定方法是判定半導(dǎo)體存儲器的位線電流的方法，其特征在 于，所述半導(dǎo)體存儲器包括多條字線； 多條位線；虛地陣列結(jié)構(gòu)的存儲單元陣列，具有配置于所述多條字線和所述多條位線的交點(diǎn)的多個存儲單元；第l位線選擇單元，選擇所述存儲單元的漏極所連接的位線； 第2位線選擇單元，選擇所述存儲單元的源極所連接的位線； 讀出放大器，用于讀出與所述第2位線選擇單元的輸出連接的所述存儲單元的存儲內(nèi)容； 所述方法包括第1位線選擇步驟，通過所述第1位線選擇單元，按照輸入地址選擇所述存儲單元的漏極所連接的位線；第2位線選擇步驟，通過所述第2位線選擇單元，按照所述輸入地址選擇所述存儲單元的源極所連接的位線；將所述第2位線選擇步驟中所選擇的位線接地的步驟； 判定流過所述第1位線選擇步驟中所選擇的位線的電流大小的步驟。 根據(jù)該位線電流判定方法，在采用源極讀出的虛地陣列結(jié)構(gòu)的存儲器中，能夠抑制用于位線電流判定的電壓的影響，進(jìn)行高精度的位線電流判定。本發(fā)明的半導(dǎo)體存儲器，包括多條字線、多條位線、具有配置于所述多條字線和所述多條位線的交點(diǎn)的多個存儲單元的虛地陣列結(jié)構(gòu)的存儲單元陣列；其特征在于，該半導(dǎo)體存儲器包括第1位線選擇單元，按照輸入地址選擇所述存儲單元的漏極所連接的位線； 第2位線選擇單元，按照輸入地址選擇所述存儲單元的源極所連接的位線； 讀出放大器，用于讀出與所述第2位線選擇單元的輸出連接的所述存儲單元的存儲內(nèi)容；將所述第2位線選擇單元所選擇的位線接地的單元；判定流過所述第1位線選擇單元所選擇的位線的電流大小的單元。 在該半導(dǎo)體存儲器中，在采用源極讀出的虛地陣列結(jié)構(gòu)的存儲器中，抑制用于位線電流判定的電壓的影響，同時可以實(shí)現(xiàn)高精度地判定微少漏電流的存儲器。本發(fā)明的判定方法是比較判定電流和被測電流的大小關(guān)系的半導(dǎo)體微電流 判定方法，其特征在于，該方法包括步驟(a),控制被測電流的導(dǎo)通或非導(dǎo)通； 步驟(b),產(chǎn)生判定電流；步驟(c)，當(dāng)所述被測電流的值大于所述判定電流的值時，提取所述被測 電流和判定電流的差電流；步驟(d)，檢測所述差電流，判定所述被測電流的值和所述判定電流的值 的大小關(guān)系。在該判定方法中，不是比較被測電流的值和判定電流的值，而是僅在被 測電流大于判定電流時，提取被測電流和判定電流的差電流來進(jìn)行微電流的 判定，所以能夠高精度地判定微電流。本發(fā)明的判定裝置，是比較判定電流和被測電流的大小關(guān)系的半導(dǎo)體微 電流判定裝置，其特征在于，該裝置包括開關(guān)單元，控制所述被測電流的導(dǎo)通或非導(dǎo)通；電流產(chǎn)生單元，產(chǎn)生判定電流；當(dāng)所述被測電流的值大于所述判定電流的值時，提取所述被測電流和判定 電流的差電流的單元；電壓轉(zhuǎn)換單元，將所述差電流轉(zhuǎn)換為電壓；判定單元，用所述電壓轉(zhuǎn)換單元的輸出電壓判定所述判定電流和所述被測 電流的大小關(guān)系。在該判定裝置中，不是比較被測電流的值和判定電流的值，而是僅在被 測電流大于判定電流時，提取被測電流和判定電流的差電流來進(jìn)行微電流的 判定，所以能夠以簡單的結(jié)構(gòu)高精度地判定微電流。本發(fā)明的判定裝置，是比較判定電流和被測電流的大小關(guān)系的半導(dǎo)體微 電流判定裝置，其特征在于，該裝置包括第1開關(guān)單元，控制第1電流流過的第1節(jié)點(diǎn)和第2電流流過的第2節(jié)點(diǎn)的導(dǎo)通或斷開；電壓轉(zhuǎn)換單元，連接于所述第2節(jié)點(diǎn)和所述第l開關(guān)單元的連接點(diǎn)； 與所述電壓轉(zhuǎn)換單元連接的比較器。在該判定裝置中，不是比較第1節(jié)點(diǎn)的電流值和第2節(jié)點(diǎn)的電流值，而 是提取第1節(jié)點(diǎn)的電流值和第2節(jié)點(diǎn)的電流值的差電流來進(jìn)行微電流的判 定，所以能夠以簡單的結(jié)構(gòu)高精度地判定微電流。


圖1是本發(fā)明實(shí)施方式1中的半導(dǎo)體存儲器的概略結(jié)構(gòu)圖；圖2是圖1中的電流判定電路的電路圖例；圖3是圖2所示的電流判定電路例的操作時序圖；圖4是圖2所示的電流判定電路例的電流-電壓轉(zhuǎn)換特性圖；圖5是本發(fā)明實(shí)施方式2中的電流判定電路的電路圖例；圖6是圖5所示的電流判定電路例的操作時序圖；圖7是圖5所示的電流判定電路例的電流-電壓轉(zhuǎn)換特性圖；圖8是本發(fā)明實(shí)施方式3中的半導(dǎo)體存儲器的概略主要電路例；圖9是圖8所示的半導(dǎo)體存儲器的位線泄漏判定操作時序圖；圖10是圖8所示的半導(dǎo)體存儲器的電流判定電路例中的電壓轉(zhuǎn)換說明圖；圖11是本發(fā)明實(shí)施方式4中的半導(dǎo)體存儲器的概略主要電路例； 圖12是圖11所示的半導(dǎo)體存儲器的位線泄漏判定操作時序圖； 圖13是本發(fā)明實(shí)施方式5中的半導(dǎo)體存儲器的概略主要電路例； 圖14是圖13中的電流鏡的電路結(jié)構(gòu)例；圖15是本發(fā)明實(shí)施方式6中的半導(dǎo)體存儲器的概略主要電路例；圖16是圖15所示的半導(dǎo)體存儲器的位線泄漏判定操作時序圖； 圖17是本發(fā)明實(shí)施方式7中的半導(dǎo)體存儲器的概略主要電路例； 圖18是圖17中的電流鏡的電路結(jié)構(gòu)例；圖19是圖17所示的半導(dǎo)體存儲器的位線泄漏判定操作時序圖； 圖20是現(xiàn)有的半導(dǎo)體存儲器的概略框圖； 圖21是圖20所示的半導(dǎo)體存儲器的概略主要電路例； 圖22是圖21所示的半導(dǎo)體存儲器的存儲數(shù)據(jù)讀出操作的時序圖； 圖23是圖21所示的半導(dǎo)體存儲器的位線漏電流值依賴于源極電位的示 意圖。
具體實(shí)施方式
以下，參照附圖對本發(fā)明的實(shí)施方式進(jìn)行說明。本實(shí)施方式終歸是一個 例子，本發(fā)明并不一定局限于此方式。另外，附圖中對實(shí)質(zhì)上相同的結(jié)構(gòu)要 素標(biāo)注相同的參考符號。 (實(shí)施方式1 )圖1是本發(fā)明實(shí)施方式1中的半導(dǎo)體存儲器的概略結(jié)構(gòu)圖。圖1中，與 圖20所示的現(xiàn)有半導(dǎo)體存儲器結(jié)構(gòu)不同的點(diǎn)在于來自數(shù)據(jù)存儲部102的 位線所選擇性連接的節(jié)點(diǎn)108,與判定位線漏電流的判定電路106相連，判 定電路106的漏電流值的判定結(jié)果向外部端子110輸出。圖2示出了判定電路106的電路結(jié)構(gòu)例，圖3示出了漏電流判定時的時 序圖。當(dāng)位線泄漏判定操作時，通過控制電路104的控制，數(shù)據(jù)存儲部102 的偏壓條件等被設(shè)定為泄漏判定狀態(tài)，選中的位線的漏電流Ileak通過節(jié)點(diǎn) 108流入泄漏判定電路106?；鶞?zhǔn)電流源204產(chǎn)生位線泄漏的判定電流Istd, 根據(jù)在存儲器內(nèi)部電路中所使用的基準(zhǔn)電壓等產(chǎn)生基準(zhǔn)電流。通過晶體管 200和晶體管202，數(shù)據(jù)存儲部102所選擇的源極位線節(jié)點(diǎn)108和基準(zhǔn)電流 源204相連接，其中，晶體管200和晶體管202的導(dǎo)通或截止受控制電路 104的控制信號CNT1, CNT2的控制。如圖3的操作時序圖所示，在開始位線泄漏判定操作的時刻tl之前，控制信號CNT1和CNT2都為"L"電平，晶體管200和晶體管202都為截 止?fàn)顟B(tài)。在開始位線泄漏判定操作的時刻tl,控制信號CNT2變?yōu)?H"電平， 由此晶體管202成為導(dǎo)通狀態(tài)，電阻206的一端所連接的節(jié)點(diǎn)210的電位 VLK通過基準(zhǔn)電流源204放電為接地電位。在時刻t2，控制信號CNT1變?yōu)?H"電平，由此晶體管200成為導(dǎo)通 狀態(tài)，數(shù)據(jù)存儲部102所選4奪的位線漏電流Ileak和流過電流源204的判定 電流Istd 4妻通。圖4是晶體管200和晶體管202都成為導(dǎo)通的狀態(tài)下，示出電阻端電位 (電阻206的 一端所連接的節(jié)點(diǎn)210的電位)VLK依賴于漏電流值Ileak的 圖，橫軸的位線漏電流Ileak ( VGS = OV )表示存儲單元的柵極和源極都為 OV時的漏電流值。如圖4所示，在選中的位線的漏電流Ileak小于判定電流 Istd的范圍內(nèi)，由于漏電流Ileak全部流入電流源204，所以電阻端電位VLK 成為4妻i也電4立。當(dāng)選中的位線的漏電流Ileak變得大于判定電流Istd時，漏電流Ileak 和判定電流Istd的差分(Ileak - Istd )流入電阻206，電阻端電位VLK按照漏電流值而上升。這里，作為數(shù)據(jù)存儲部102內(nèi)的存儲單元陣列采用圖21所示的虛地陣 列結(jié)構(gòu)，選中的位線為源極位線時，漏電流Ileak大于判定電流Istd時的電 阻端電位VLK不會成為與漏電流值成正比例直線上升的值〔圖4的虛線 (A )〕，而是成為隨著漏電流值增加而電位上升飽和的值〔圖4的實(shí)線(B )〕。這是由于電阻端電位VLK的上升會使存儲單元的源極電位升高，在工 作偏壓條件下，漏電流會減少。這樣，在圖2所示的電路結(jié)構(gòu)例中，電阻端電位VLK僅在選中的源極 位線的漏電流Ileak大于判定電流Istd時上升。因此，如圖3所示，在時刻 t2到t3之間，當(dāng)漏電流Ileak大于判定電流Istd時，電阻端電位VLK的值為電位VLK— 1,當(dāng)漏電流Ileak小于判定電流Istd時，電阻端電位VLK的 值為電位VLK—2 (接地電位GND )。通過在判定部208比較該電阻端電位 VLK ( VLK—1或VLK—2)和圖3的判定電平Vstd，可以判定選中的位線的 漏電流值是否大于判定電流Istd。在完成漏電流的判定操作時，在時刻t3和t4依次將控制信號CNT1和 CNT2設(shè)為"L"電平，使晶體管200截止的狀態(tài)下，用晶體管202拉拔節(jié) 點(diǎn)210的電荷之后結(jié)束漏電流的判定操作過程。對數(shù)據(jù)存儲部102內(nèi)的所有位線反復(fù)進(jìn)行前述的一系列操作，從而可以 對所有位線進(jìn)行漏電流判定操作。 (實(shí)施方式2 )位線泄漏判定所使用的電流值要求為微安(nA)級以下的值，在判定 這種微電流的電路操作中，擔(dān)心會由噪聲造成誤操作。圖5中示出了 ，通過使用電容506來實(shí)現(xiàn)將漏電流Ileak和判定電流Istd 的差電流(Ileak - Istd )轉(zhuǎn)換為電壓，抑制噪聲所造成的誤操作的同時實(shí)現(xiàn) 版圖尺寸縮小的判定電路106的電路結(jié)構(gòu)例。圖5所示的判定電路106與圖 2不同的點(diǎn)在于選中的位線的漏電流Ileak大于判定電流Istd時，差電流 (Ileak - Istd )的流入目的地變?yōu)殡娙?06。圖6示出了漏電流判定操作時的時序圖。如圖6所示，按照與圖3同樣 的時序波形向控制信號CNT1和CNT2輸入信號，控制晶體管200和晶體管 202的導(dǎo)通和截止。與圖3中的說明同樣的，在開始位線泄漏判定操作的時刻tl之前，控 制信號CNT1和CNT2都為"L"電平，晶體管200和晶體管202都為截止 狀態(tài)。在開始位線泄漏判定操作的時刻tl，控制信號CNT2變?yōu)?H"電平， 由此晶體管202成為導(dǎo)通狀態(tài)，電容506的一端所連接的節(jié)點(diǎn)210的電位 VLK通過基準(zhǔn)電流源204放電為接地電位。在時刻t2,晶體管200成為導(dǎo)通狀態(tài)，數(shù)據(jù)存儲部102所選擇的位線的漏電流Ileak和流過電流源204的判定電流Istd接通。在漏電流Ileak小于判 定電流Istd的范圍內(nèi)，漏電流Ileak全部流入基準(zhǔn)電流源204,所以電容端 電位VLK (電容506的一端所連接的節(jié)點(diǎn)210的電位)如VLK_2所示變?yōu)?接地電位。當(dāng)漏電流Ileak大于判定電流Istd時，漏電流Ileak和判定電流Istd的差 分(Ileak - Istd)流入電容506，電容端電位VLK如VLK—1所示4安照漏電 流值而上升。圖7示出了將差電流(Ileak-Istd)流入電容506的時間作為積分時間 t ( int.)時，電容端電位VLK依賴于差電流(Ileak - Istd )值的關(guān)系。圖7所示的直線(C)是漏電流Ileak小于判定電流Istd的情況，在該 條件下電容端電位VLK不依賴于漏電流Ileak的值而維持接地電位。曲線 (D ) ~ ( G )是漏電流Ileak大于判定電流Istd的情況，表示漏電流Ileak 隨著從曲線(D)趨向(G)而增大的情況。設(shè)電容506的電容值為CL,差電流(Ileak-Istd)值不變，則電容端電 位VLK可由式1表示，成為如直線(H)所示的直線。但與圖4中的說明 同樣的，作為數(shù)據(jù)存儲部102內(nèi)的存儲單元陣列采用圖21所示的虛地陣列 結(jié)構(gòu)，選中的位線為源極位線時，按照漏電流的源極電位依賴性，電容端電 位VLK變?yōu)?D) ~ (G)所示的曲線。<formula>formula see original document page 22</formula> (式1 )通過在判定部208比較圖6所示的電容端電位VLK( VLK—1或VLK_2 ) 和圖6的判定電平Vstd,從而可以判定選中的源極位線的漏電流值是否大于 判定電流Istd。作為將差電流(Ileak-Istd)轉(zhuǎn)換為電壓的方式，使用電容506對差電 流(Ileak - Istd )進(jìn)行積分，這樣即使在差電流(Ileak - Istd )為極小的值的 情況下，也可以產(chǎn)生判定所需要的差電壓，所以可以實(shí)現(xiàn)精度高的判定電路。另外，與使用高電阻時相比，能夠以小版圖尺寸實(shí)現(xiàn)，可以實(shí)現(xiàn)低成本化。(實(shí)施方式3 )實(shí)施方式1和2中的判定部208的判定電壓是將漏電流Ileak和判定電 流Istd的差電流(Ileak - Istd )轉(zhuǎn)換為電壓的值，僅在漏電流Ileak大于判定 電流Istd時，其電位從接地電位上升。因此，為了提高判定精度，優(yōu)選的是 將判定電平Vstd盡量設(shè)定在接地電位附近，與轉(zhuǎn)換電壓進(jìn)行比較。但是，為了比較接地電位附近的電位，判定部208需要進(jìn)行精確地響應(yīng) 接地電位附近的輸入信號的電路操作。 一般在這種接地電位附近的輸入信號 電平的電路操作中，難以充分確保電路操作裕度，對于提高判定精度來說是 不適宜的條件。實(shí)施方式3在適當(dāng)?shù)钠珘簵l件下讓判定電路工作，實(shí)現(xiàn)能提高判定精度 的泄漏判定電路。圖8示出了實(shí)施方式3中的存儲器的主要部分電路結(jié)構(gòu)例。圖8中，存儲器800具有的數(shù)據(jù)存儲部102采用和圖21相同的虛地陣 列結(jié)構(gòu)，數(shù)據(jù)存儲部102內(nèi)選中的源極位線通過節(jié)點(diǎn)108與位線泄漏判定電 路830相連接。位線泄漏判定電路830內(nèi)的、控制線號CNT1和CNT2所連接的晶體管 200和晶體管202、以及與晶體管202相連的基準(zhǔn)電流源204,受到與圖2 和圖5所示的晶體管200和晶體管202以及基準(zhǔn)電流源204同樣的控制，進(jìn) 行同樣的操作。即，在漏電流判定操作中，當(dāng)選中的源極位線的漏電流Ileak 小于判定電流Istd時，漏電流Ileak流入基準(zhǔn)電流源204，而〗又當(dāng)漏電流Ileak 大于判定電流Istd時，漏電流Ileak和判定電流Istd的差電流(Ikak - Istd ) 流入電容506。圖9示出了漏電流判定操作時的時序圖，與圖6所示的時序圖同樣的， 從時刻t2開始的操作中，當(dāng)漏電流Ileak小于判定電流Istd時，電容端電位 VLK (電容506的一端所連接的節(jié)點(diǎn)210的電位)如VLK—2所示維持接地 電位，當(dāng)漏電流Ileak大于判定電流Istd時，電容端電位VLK如VLK—1所 示，通過電容506對差電流(Ileak-Istd)進(jìn)行積分，隨著時間經(jīng)過而電位 上升，電位逐漸上升為飽和值。如此，到時刻t3為止進(jìn)行與圖6所示的時序圖相同的操作。為了進(jìn)行使用VLK_1和VLK_2的差電壓判定漏電流大小的操作，如前述必須讓判定 部208在接地電位附近的偏壓條件下工作，這樣導(dǎo)致操作裕度下降。為了避免操作裕度下降的問題，圖9的電路結(jié)構(gòu)例中包括電容820和開 關(guān)818。在時刻t3之前，開關(guān)818連接到電源節(jié)點(diǎn)側(cè)s2,電容820向電源電 位充電。在時刻t3,將開關(guān)818從s2側(cè)切換到電容506所連接的節(jié)點(diǎn)sl側(cè)。 于是，在圖9的時刻t3以后，電容820所充電的電荷重新在電容506之間 分配，電容端電位VLK的VLK—1和VLK—2都上升。圖10將在時刻t3切換之前的開關(guān)818與s2側(cè)連接的狀態(tài)下的電容端 電位VLK (泄漏檢測時VBL電位)作為參數(shù)，示出了將開關(guān)818切換到sl 側(cè)后的電容端電位VLK (泄漏判定時VBL電位)依賴于電容比Cl/C2的關(guān) 系(Cl:電容506的電容，C2:電容820的電容)。從圖10可知，通過將電容比Cl/C2設(shè)定為適當(dāng)?shù)闹?，從而可以在大體 維持VLK— 1和VLK_2的電位比的狀態(tài)下提高絕對電位。這樣，通過提高將漏電流Ileak和判定電流Istd的差電流(Ileak - Istd ) 轉(zhuǎn)換為電壓的值VLK—1或VLK_2的電位，從而可以將用于進(jìn)行漏電流大小 判定的判定電平Vstd設(shè)定為圖9所示的值。比較圖9和圖3、 6可知，在圖 3、 6中判定電平Vstd被設(shè)定為接地電位附近，相對于此，在圖9中判定電 平Vstd被設(shè)定為明顯比圖3、 6的電平高的電平。如圖8所示，通過偏壓電 位824將該判定電平Vstd提供給比較器822。比較器822比較該判定電平 Vstd和節(jié)點(diǎn)210的電位(VLK—1或VLK_2)。如此根據(jù)本實(shí)施方式，比較 器822在適當(dāng)?shù)钠珘簵l件下工作，從而可以判定漏電流的大小。在完成漏電流的判定操作后，在圖9所示的時刻t4將控制信號CNT1 設(shè)為"L"，使晶體管200截止，通過晶體管816拉拔節(jié)點(diǎn)210的電位VLK。 然后，在時刻t5將控制信號CNT2設(shè)為"L",使晶體管202截止之后，在 時刻t6將開關(guān)818切換到電源節(jié)點(diǎn)側(cè)s2,結(jié)束漏電流的判定操作過程。 (實(shí)施方式4)實(shí)施方式4通過用存儲單元的存儲數(shù)據(jù)讀出用讀出放大器進(jìn)行位線泄 漏判定，實(shí)現(xiàn)抑制了電路規(guī)模增加的位線泄漏判定單元。圖11示出了實(shí)施方式4的存儲器1100的主要電路結(jié)構(gòu)例，數(shù)據(jù)存儲部 102與圖8所示的相同。位線泄漏判定電路包括電路塊1102和1104。電路塊1102將選中的源 極位線的漏電流Ileak轉(zhuǎn)換為電壓。電路塊1104供給偏壓電位，該偏壓電位 用于通過存儲數(shù)據(jù)讀出用讀出放大器810判定由電路塊110 2轉(zhuǎn)換的電壓。電路塊1102與圖8所示的漏電流判定電路830中除去比較器822和偏 壓電位824之后的電路相同。圖12示出了電路塊1102的操作時序。如果對 控制信號CNT1和CNT2、開關(guān)818的控制為與圖9相同的控制，則電容端 電位VLK (電容506的一端所連接的節(jié)點(diǎn)210的電位)成為與圖9同樣的 值。如前所述，圖12的時刻t3-t4間的電容端電位VLK (即，讀出放大器 810的輸入電位VBL),如圖10所示^f又決于電容比C1/C2,可以i殳定為適 于讀出放大器810的工作偏壓的值，其中讀出放大器810是為了讀出而設(shè)計的。為了判定位線漏電流的大小，在開始位線泄漏判定操作的時刻tl或tl 之前，將開關(guān)1106從讀出參考s3側(cè)切換到偏壓電位1108側(cè)s4，選擇漏電 流判定用的偏壓電位1108 (判定電平Vstd)作為提供給讀出放大器810的 參考節(jié)點(diǎn)的電位VREF。然后在時刻t4,通過用讀出放大器810比較電容端電位VLK ( VLK—1 或VLK—2)和偏壓電位1108 (判定電平Vstd)來進(jìn)行判定，并輸出其判定 結(jié)果Sout。在結(jié)束泄漏判定操作的時點(diǎn)(t6)，將開關(guān)1106切換到讀出參考側(cè)s3, 為后續(xù)的讀出操作做準(zhǔn)備。根據(jù)實(shí)施方式4，可以使用存儲單元的存儲數(shù)據(jù)讀出用讀出放大器810 進(jìn)行位線漏電流的判定，所以不需要配備專用的判定電路，從而能夠抑制電路規(guī)模的增大，且能夠同時判定與同時讀出位數(shù)相同數(shù)目的位線漏電流，從 而能夠縮短判定時間。(實(shí)施方式5 )圖13示出了能用更高精度的判定電流進(jìn)行位線泄漏判定的半導(dǎo)體存儲 器1300的主要電路結(jié)構(gòu)例。圖13所示的半導(dǎo)體存儲器1300的數(shù)據(jù)存儲部 102與圖8所示的相同。圖13所示的位線泄漏判定電路1302與圖8的判定 電路830不同的點(diǎn)在于由通過外部端子1306連接的基準(zhǔn)電流源1308和電 流鏡13 04生成判定電流Istd 。判定的位線漏電流是微安(nA)以下的值，為了在芯片上高精度地產(chǎn) 生判定電流Istd，需要采用電流值調(diào)整(trimming)裝置等復(fù)雜的電路結(jié)構(gòu)， 且為了確認(rèn)所產(chǎn)生的電流值也需要復(fù)雜的裝置。圖13中，使用芯片外部的電流源1308 (例如測試裝置的電流源等)將 作為判定電流Istd的基礎(chǔ)的電流(nxlstd)施加于外部端子1306。為了抑 制噪聲等影響，施加的電流并不是微電流的判定電流Istd,而是判定電流Istd 的n倍的值(nx Istd)。電流鏡1304是用于從判定電流的n倍的施加電流(n x Istd )生成Istd 的電路，圖14示出了具體電路例。通過外部端子1306施加的電流(nxlstd),供給于n個并聯(lián)連接的晶 體管1400,電流(n x Istd )的1/n倍的電流Istd流過以電流鏡連接方式與晶 體管1400連接的1個晶體管1402。將流過該晶體管1402的電流Istd作為 判定電流用于位線泄漏判定電路1302中的判定操作，從而流過電流判定操 作時的晶體管202的電流與圖8的晶體管202的電流相同?？芍?，泄漏判定 操作以與圖9所示操作相同的時序操作來實(shí)現(xiàn)。根據(jù)實(shí)施方式5 ，能以簡單的電路結(jié)構(gòu)高精度地產(chǎn)生用于泄漏判定電路 1302的判定電流Istd，能以低成本實(shí)現(xiàn)高精度的位線泄漏判定。 (實(shí)施方式6 )以上描述的實(shí)施方式涉及在采用源極讀出方式的虛地陣列結(jié)構(gòu)存儲器中，使用與讀出相同路徑來實(shí)現(xiàn)的位線泄漏判定手段。如以上說明，在虛地 陣列結(jié)構(gòu)中，在源極側(cè)和漏極側(cè)進(jìn)行位線選擇，即使是源極讀出方式也能夠 在漏極側(cè)判定選中位線的電流。以下，對使用漏極位線進(jìn)行位線漏電流判定 的實(shí)施方式進(jìn)行描述。圖15示出了在采用源極讀出方式的虛地陣列結(jié)構(gòu)存儲器中，在漏極側(cè)進(jìn)行位線泄漏判定的半導(dǎo)體存儲器1500的主要電路結(jié)構(gòu)例。圖15的數(shù)據(jù)存 儲部1502與圖8所示的數(shù)據(jù)存儲部102不同的點(diǎn)在于與泄漏判定電路1504 連接的節(jié)點(diǎn)不是選擇源極位線的列選擇柵極(S) 802的輸出，而是讀出操 作時向存儲單元的漏極提供1.3V左右的讀出電壓的偏壓用晶體管808的漏 極。其他電路結(jié)構(gòu)要素與圖8所示的數(shù)據(jù)存儲部102相同，存儲單元的存儲 數(shù)據(jù)讀出也進(jìn)行相同的操作。與泄漏判定電路1504相連的晶體管808的漏極，通過開關(guān)1508與電源 電位連接，晶體管808的漏極和開關(guān)1508的共同連接節(jié)點(diǎn)與電容1510的一 端連接的同時，與比較器1514的一個輸入連接。比較器1514的另一個輸入與電容1512、開關(guān)1518以及晶體管1520的 漏極的共同連接節(jié)點(diǎn)相連。開關(guān)1518的另一端與電源電位連接，晶體管1520 的源極與圖13所示的電流鏡1304連接，該電流鏡1304通過外部端子1306 與圖13所示的基準(zhǔn)電流源1308連接。與圖13中的說明同樣的，位線泄漏判定操作時，電流源1308向電流鏡 1304提供判定電流Istd的n倍的電流(n x lstd ),電流鏡1304接收該電流 進(jìn)行從晶體管1520引入判定電流Istd的操作。在位線泄漏判定操作以外的時候(例如存儲單元的存儲數(shù)據(jù)讀出操作時 等)，開關(guān)1508和開關(guān)1518處于導(dǎo)通狀態(tài)，電容1510和電容1512充電至 電源電 <立。在位線泄漏判定操作時，通過控制電路104的控制，向所有的字線WLO、 WL1提供表示未選中的接地電位，列選擇柵極(S ) 802和列選擇柵極(D ) 804分別選擇用于判定泄漏的漏極位線和源極位線，并選擇作為判定對象的列單位的存儲單元群。圖16示出了位線泄漏判定操作時的時序波形。在時刻tl,激活提供給晶體管808和晶體管1520的信號VBLR、提供給晶體管806的信號SEN。 這樣，晶體管806成為導(dǎo)通狀態(tài)，使選中的源極位線BL0或BL1成為接地 電位的同時，晶體管808向選中的漏極位線BL1提供1.3V左右的讀出電壓。 此時，由于開關(guān)1508和開關(guān)1518處于導(dǎo)通狀態(tài)，所以通過選中的漏41 位線和選中的源極位線，列單位存儲單元群的漏電流從電源電位流入接地電 位。而且，通過開關(guān)1518和晶體管1520，判定電流Istd乂人電源電位流入電 流鏡1304。在時刻t2,如果提供斷開開關(guān)1508和開關(guān)1518的信號，則前述的存儲 單元漏電流由存儲于電容1510的電荷供給。同樣地，流過晶體管1520的判 定電流Istd由存儲于電容1512的電荷供給。因此在時刻t2以后，電容1510的一端所連接的節(jié)點(diǎn)的電位VLK和電 容1512的 一端所連接的節(jié)點(diǎn)的電位Vstd緩慢地下降。因判定電流Istd而電 位Vstd下降，相應(yīng)的，如圖16所示，當(dāng)選中的位線的漏電流大(Ileak〉Istd) 時，電位VLK成為VLK—1 ，當(dāng)位線的漏電流小(Ileak < Istd )時，電位VLK 成為VLK—2。由比較器1514比較電位Vstd和VLK,在Vstd和(VLK—1或VLK—2 ) 的電位差變?yōu)檫m當(dāng)?shù)闹档臅r刻t3,比較器1514的輸出Cout作為位線泄漏判 定結(jié)果而使用。實(shí)施方式6中，若電位VLK為對存儲單元的漏極所施加的電位(這里 是1.3V左右)以上，則不會給存儲單元陣列801的操作帶來影響，所以能 夠在1.3V到電源電壓的范圍內(nèi)，將比較器1514的工作偏壓條件設(shè)定為適當(dāng) 的值，可以充分確保電路操作裕度，實(shí)現(xiàn)穩(wěn)定的操作。在虛地陣列結(jié)構(gòu)的存儲單元存儲數(shù)據(jù)讀出操作中，由于受到與選中存儲 單元相鄰的未選中狀態(tài)的相鄰位線的影響，所以需要進(jìn)行抑制該未選中相鄰 位線的影響的操作，并對選中的源極位線的相鄰未選中源極位線實(shí)施必要的處理。另一方面，在位線泄漏判定操作中，未選中源極位線被斷開，即使漏電 流流入未選中源極位線，未選中源極位線的電位也會上升。由于如前所述源 極電位的上升具有抑制漏電流的效果，所以即使用流過漏極位線的電流判定 源極讀出方式的虛地陣列結(jié)構(gòu)的位線泄漏，也不會成為使判定精度惡化的主 要原因。而且，能夠通過直接比較將判定電流Istd和位線漏電流Ileak轉(zhuǎn)換為電 壓的值Vstd和VLK來進(jìn)行泄漏判定，所以能夠?qū)崿F(xiàn)高精度的判定。 (實(shí)施方式7)圖17是以更簡單的電路結(jié)構(gòu)實(shí)現(xiàn)采用源極讀出方式的虛地陣列結(jié)構(gòu)的 存儲器中的漏極側(cè)的位線漏電流判定的存儲器主要部分的概略結(jié)構(gòu)例。圖17所示的存儲器1700的數(shù)據(jù)存儲部1702與圖15的數(shù)據(jù)存儲部1502 不同的點(diǎn)在于晶體管808的漏極與3個端子結(jié)構(gòu)的開關(guān)1704連接。按照 開關(guān)1704的控制，晶體管808的漏極在位線泄漏判定操作時與s2側(cè)的位線 泄漏判定電路1706連接，在位線泄漏判定操作以外的時候(例如讀出操作 時等)與sl側(cè)的電源線連接。位線泄漏判定電路1706包括與偏壓電位1712串聯(lián)連接的電容1710、 通過開關(guān)1708向電容1710提供電荷的電流鏡1718、比較偏壓電位1712和 節(jié)點(diǎn)1707的電位的比較器1714。圖18示出了電流鏡1718的具體電路例。與圖14所示的電流鏡1304的 電路例不同的點(diǎn)在于，構(gòu)成電流鏡的晶體管不是使用n溝道晶體管1400和 1402，而是使用p溝道晶體管1800和1802。n個并聯(lián)連接的晶體管800,與通過外部端子1306引入基準(zhǔn)電流Istd 的n倍的電流(n x Istd )的電流源1719連接。1 /n倍的電流值Istd流過以電 流鏡連接方式與晶體管1800連接的1個晶體管1802,將該電流值作為泄漏 判定電流而使用。圖19示出了圖17所示的存儲器1700中的位線泄漏判定的操作時序。在位線泄漏判定操作時，通過控制電路104的控制，給所有的字線WL0、 WL1提供表示未選中的接地電位，列選擇柵極(S) 802和列選擇柵極(D) 804分別選擇用于判定泄漏的漏極位線和源極位線，并選擇作為判定對象的 列單位的存儲單元群。在圖19的時刻tl，開關(guān)1708與s4側(cè)的電流鏡1718連接。據(jù)此，電荷 從電流鏡1718充電到電容1710,電容1710的一端(開關(guān)1708側(cè))的電位 Vstd從偏壓電位VB上升。此時，開關(guān)1704與sl側(cè)的電源線連接，選中存 儲單元群的漏電流Ileak由電源線通過開關(guān)1704供給。在來自于電流鏡1718的電荷充電到電容1710之間的時刻t2，開關(guān)1704 的連接從sl側(cè)切換到s2側(cè)，但在該狀態(tài)下，對選中存儲單元群的漏電流沒 有供給源。在時刻t3，開關(guān)1708的連接從s4側(cè)(電流鏡1718 )切換到s3側(cè)(節(jié) 點(diǎn)1707 )。在該狀態(tài)下，選中存儲單元的漏電流由充電于電容1710的電荷 供給，從而電容端電位Vstd下降。從時刻t3經(jīng)過與從時刻tl到t3的充電期間(由來自電流鏡1304的供 給電流Istd而電容1710—皮充電的期間)相同時間后的時刻t4，如圖19所示， 電容端電位Vstd在選中存儲單元群的漏電流Ileak與判定電流Istd相等時、 漏電流Ileak大于判定電流Istd時、漏電流Ileak小于判定電流Istd時的情況 下分別為VLK—0、 VLK一1、 VLK—2。在時刻t4,通過由比4交器1714比4交偏壓電位VB (=時刻tl之前的電 容端電位Vstd )和電容端電位Vstd ( VLK—0、 VLK—1或VLK_2 ),從而可 以判定選擇存儲器單元群的漏電流Ileak和判定電流Istd的大小關(guān)系。根據(jù)實(shí)施方式7，與實(shí)施方式6同樣的，能夠以簡單的電路結(jié)構(gòu)將比較 器的工作偏壓條件設(shè)定為合適的值，可以充分確保電路操作裕度，實(shí)現(xiàn)穩(wěn)定 的操作，而且可以通過直接比較將判定電流Istd和位線漏電流Ileak轉(zhuǎn)換為 電壓的值Vstd和VLK來進(jìn)行泄漏判定，所以能夠?qū)崿F(xiàn)高精度的判定。本發(fā)明應(yīng)用于微細(xì)化的半導(dǎo)體設(shè)備(例如具有閃存、EEPROM、強(qiáng)電介質(zhì)存儲器等非易失性存儲器、動態(tài)隨機(jī)存取存儲器(DRAM)、靜態(tài)隨機(jī)存取存儲器(SRAM)等易失性存儲器等存儲單元陣列的半導(dǎo)體設(shè)備)的位線微電流判定，非常有用。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本 發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在 本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種半導(dǎo)體存儲器，包括多條字線、多條位線、配置于所述多條字線和所述多條位線的交點(diǎn)的多個存儲單元、用于讀出所述存儲單元的存儲內(nèi)容的讀出放大器；其特征在于，該半導(dǎo)體存儲器包括位線選擇單元，從所述多條位線中選擇任意的位線；開關(guān)單元，控制所述位線選擇單元所選擇的選擇位線電流的導(dǎo)通或非導(dǎo)通；電流產(chǎn)生單元，產(chǎn)生判定電流；當(dāng)所述選擇位線電流的值大于所述判定電流的值時，提取所述選擇位線電流和所述判定電流的差電流的單元；電壓轉(zhuǎn)換單元，將所述差電流轉(zhuǎn)換為電壓；判定單元，用所述電壓轉(zhuǎn)換單元的輸出電壓判定所述判定電流和所述選擇位線電流的大小關(guān)系。
2、 根據(jù)權(quán)利要求所述的半導(dǎo)體存儲器，其特征在于，所述位線選^^單元 包括第l位線選擇單元，選擇存儲單元的漏極所連接的位線； 第2位線選擇單元，選擇存儲單元的源極所連接的位線。
3、 根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲器，其特征在于，所述讀出放大器與 所述第2位線選擇單元的輸出連接。
4、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，所述電壓轉(zhuǎn)換單元 包括差電流流入的電阻單元。
5、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，所述電壓轉(zhuǎn)換單元 包括對差電流進(jìn)行積分的單元。
6、 根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲器，其特征在于，所述積分單元包括 差電流流入的電容。
7、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，所述電流產(chǎn)生單元 包括基于施加在外部端子上的電流產(chǎn)生判定電流的單元(a)。
8、 根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲器，其特征在于，所述單元(a)包括將施加在外部端子上的電流系數(shù)倍增的單元。
9、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，所述判定單元包括比較器，比較所述電壓轉(zhuǎn)換單元的輸出電壓和判定電壓。
10、 根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器，其特征在于，所述位線電流是 所述多條字線全部為未選中狀態(tài)時流過位線的漏電流。
11、 一種半導(dǎo)體存儲器，包括多條字線、多條位線、配置于所述多條字 線和所述多條位線的交點(diǎn)的多個存儲單元、用于讀出所述存儲單元的存儲內(nèi)容 的讀出放大 器；其特征在于，該半導(dǎo)體存儲器包括位線選擇單元，從所述多條位線中選擇任意的位線；開關(guān)單元，控制所述位線選擇單元所選擇的選擇位線電流的導(dǎo)通或非導(dǎo)通；電流產(chǎn)生單元，產(chǎn)生判定電流；當(dāng)所述選擇位線電流的值大于所述判定電流的值時，提取所述選擇位線電流和所述判定電流的差電流的單元；第1電壓轉(zhuǎn)換單元，將所述差電流轉(zhuǎn)換為電壓；第2電壓轉(zhuǎn)換單元，轉(zhuǎn)換所述第1電壓轉(zhuǎn)換單元的輸出；判定單元，用所述第2電壓轉(zhuǎn)換單元的輸出電壓判定所述判定電流和所述選擇位線電流的大小關(guān)系。
12、 根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲器，其特征在于，所述判定單元包 括比較器，比較所述電壓轉(zhuǎn)換單元的輸出電壓和判定電壓。
13、 根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲器，其特征在于，所述位線選擇單 元包括第l位線選擇單元，選擇存儲單元的漏極所連接的位線； 第2位線選擇單元，選擇存儲單元的源極所連接的位線。
14、 根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲器，其特征在于，所述讀出放大器 與所述第2位線選擇單元的輸出連接。
15、 根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲器，其特征在于，所述第1電壓轉(zhuǎn)換單元包括通過第1電容對差電流進(jìn)行積分的單元；所述第2電壓轉(zhuǎn)換單元包括重新分配第2電容儲存的電荷和所述第1電容的電荷的單元。
16、 根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲器，其特征在于，所述電流產(chǎn)生單 元包括基于施加在外部端子上的電流產(chǎn)生判定電流的單元(a )。
17、 根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲器，其特征在于，所述單元(a) 包括將施加在外部端子上的電流系數(shù)倍增的單元。
18、 根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲器，其特征在于，所述位線電流是 所述多條字線全部為未選中狀態(tài)時流過位線的漏電流。
19、 一種半導(dǎo)體存儲器，包括多條字線、多條位線、配置于所述多條字 線和所述多條位線的交點(diǎn)的多個存儲單元、用于讀出所述存儲單元的存儲內(nèi)容 的讀出放大器；其特征在于，該半導(dǎo)體存儲器包括位線選擇單元，從所述多條位線中選擇任意的位線；開關(guān)單元，控制所述位線選擇單元所選擇的選擇位線電流的導(dǎo)通或非導(dǎo)通；電流產(chǎn)生單元，產(chǎn)生判定電流；當(dāng)所述選擇位線電流的值大于所述判定電流的值時，提取所述選擇位線電 流和所述判定電流的差電流的單元；第1電壓轉(zhuǎn)換單元，將所述差電流轉(zhuǎn)換為電壓；第2電壓轉(zhuǎn)換單元，轉(zhuǎn)換所述第1電壓轉(zhuǎn)換單元的輸出；切換單元，切換所述讀出放大器的比較電壓；判定單元，用所述第2電壓轉(zhuǎn)換單元的輸出電壓判定所述判定電流和所述 選擇位線電流的大小關(guān)系。
20、 根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲器，其特征在于，所述位線選擇單 元包括第l位線選擇單元，選擇存儲單元的漏極所連接的位線； 第2位線選擇單元，選擇存儲單元的源極所連接的位線。
21、 根據(jù)權(quán)利要求20所述的半導(dǎo)體存儲器，其特征在于，所述讀出放大器與所述第2位線選擇單元的輸出連接。
22、 根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲器，其特征在于，所述第1電壓轉(zhuǎn)換單元包括通過第1電容對差電流進(jìn)行積分的單元； 所述第2電壓轉(zhuǎn)換單元包括重新分配第2電容儲存的電荷和所述第1電容 的電^^的單元。
23、 根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲器，其特征在于，所述電流產(chǎn)生單 元包括基于施加在外部端子上的電流產(chǎn)生判定電流的單元(a )。
24、 根據(jù)權(quán)利要求23所述的半導(dǎo)體存儲器，其特征在于，所述單元(a) 包括將施加在外部端子上的電流系數(shù)倍增的單元。
25、 根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲器，其特征在于，所述切換單元包括偏壓施加單元；將來自于所述偏壓施加單元的偏壓或讀出參考選擇性地作為所述讀出放大 器的比較電壓而提供的單元。
26、 根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲器，其特征在于，所述位線電流是
27、 一種判定半導(dǎo)體存儲器的位線電流的方法，其特征在于，所述半導(dǎo)體 存儲器包括多條字線； 多條位線；虛地陣列結(jié)構(gòu)的存儲單元陣列，具有配置于所述多條字線和所述多條位線的交點(diǎn)的多個存儲單元；第l位線選擇單元，選擇所述存儲單元的漏極所連接的位線； 第2位線選擇單元，選擇所述存儲單元的源極所連接的位線； 讀出放大器，用于讀出與所述第2位線選擇單元的輸出連接的所述存儲單元的存儲內(nèi)容； 所述方法包括第1位線選擇步驟，通過所述第1位線選擇單元，按照輸入地址選擇所述 存儲單元的漏極所連接的位線；第2位線選擇步驟，通過所述第2位線選擇單元，按照所述輸入地址選擇 所述存儲單元的源極所連接的位線；將所述第2位線選擇步驟中所選擇的位線接地的步驟； 判定流過所述第1位線選擇步驟中所選擇的位線的電流大小的步驟。
28、 根據(jù)權(quán)利要求27所述的方法，其特征在于，所述判定位線電流大小的 步驟包括對第1電容和第2電容充電的步驟；在由所述第1電容儲存的電荷供給位線電流的時候，由所述第2電容儲存 的電荷供給判定電流的步驟；比較所述第1電容端電位和所述第2電容端電位的步驟。
29、 根據(jù)權(quán)利要求27所述的方法，其特征在于，所述判定位線電流大小的 步驟包括通過判定電流對第3電容充電的步驟； 從所述第3電容供給位線電流的步驟； 判定所述第3電容端的電位的步驟。
30、 根據(jù)權(quán)利要求27所述的方法，其特征在于，所述位線電流是所述多條 字線全部為未選中狀態(tài)時流過位線的漏電流。
31、 一種半導(dǎo)體存儲器，包括多條字線、多條位線、具有配置于所述多 條字線和所述多條位線的交點(diǎn)的多個存儲單元的虛地陣列結(jié)構(gòu)的存儲單元陣 列；其特征在于，該半導(dǎo)體存儲器包括第2位線選擇單元，按照輸入地址選擇所述存儲單元的源極所連接的位線； 讀出放大器，用于讀出與所述第2位線選擇單元的輸出連接的所述存儲單 元的存4諸內(nèi)容；將所述第2位線選擇單元所選擇的位線接地的單元；判定流過所述第1位線選擇單元所選擇的位線的電流大小的單元。
32、 根據(jù)權(quán)利要求31所述的半導(dǎo)體存儲器，其特征在于，所述判定位線電流大小的單元包括第l開關(guān)，切換所述第1位線選擇單元所選擇的位線和電源電位的電流通 路的導(dǎo)通或非導(dǎo)通；與所述第1開關(guān)連接的第1電容；判定電流產(chǎn)生單元；第2開關(guān)，切換所述判定電流產(chǎn)生單元和電源電位的電流通路的導(dǎo)通或非 導(dǎo)通；與所述第2開關(guān)連接的第2電容；比較單元，比較所述第1電容端電位和所述第2電容端電位。
33、 根據(jù)權(quán)利要求32所述的半導(dǎo)體存儲器，其特征在于，所述判定電流產(chǎn) 生單元包括基于施加在外部端子上的電流產(chǎn)生判定電流的單元(a)。
34、 根據(jù)權(quán)利要求33所述的半導(dǎo)體存儲器，其特征在于，所述單元(a) 包括將施加在外部端子上的電流系數(shù)倍增的單元。
35、 根據(jù)權(quán)利要求34所述的半導(dǎo)體存儲器，其特征在于，所述將電流系數(shù) 倍增的單元包括電流鏡。
36、 根據(jù)權(quán)利要求31所述的半導(dǎo)體存儲器，其特征在于，所述判定位線電 流大小的單元包括判定電流產(chǎn)生單元；通過第3開關(guān)與所述判定電流產(chǎn)生單元連接的第3電容； 第4開關(guān)，將所述第1位線選擇單元所選擇的位線的電流供給源切換為電 源電位或者為所述第3電容儲存的電荷；比較單元，比較所述第3電容端的電位。
37、 根據(jù)權(quán)利要求36所述的半導(dǎo)體存儲器，其特征在于，所述判定電流產(chǎn) 生單元包括基于施加在外部端子上的電流產(chǎn)生判定電流的單元(a)。
38、 根據(jù)權(quán)利要求37所述的半導(dǎo)體存儲器，其特征在于，所述單元(a)包括將施加在外部端子上的電流系數(shù)倍增的單元。
39、 根據(jù)權(quán)利要求38所述的半導(dǎo)體存儲器，其特征在于，所述將電流系數(shù)倍增的單元包括電流鏡。
40、 根據(jù)權(quán)利要求31所述的方法，其特征在于，所述位線電流是所述多條 字線全部為未選中狀態(tài)時流過位線的漏電流。
41、 一種半導(dǎo)體微電流的判定方法，比較判定電流和被測電流的大小關(guān)系， 其特征在于，該方法包括步驟(a)，控制被測電流的導(dǎo)通或非導(dǎo)通； 步驟(b)，產(chǎn)生判定電流；步驟(c),所述被測電流的值大于所述判定電流的值時，提取所述被測電 流和判定電流的差電流；步驟(d)，檢測所述差電流，判定所述被測電流的值和所述判定電流的值 的大小關(guān)系。
42、 根據(jù)權(quán)利要求41所述的方法，其特征在于，所述步驟(d)包括 步驟(dl),將所述差電流轉(zhuǎn)換為電壓；步驟(d2),將所述步驟(dl)中轉(zhuǎn)換的電壓與判定電壓進(jìn)行比較。
43、 一種半導(dǎo)體微電流判定裝置，比較判定電流和被測電流的大小關(guān)系， 其特征在于，該裝置包括開關(guān)單元，控制所述被測電流的導(dǎo)通或非導(dǎo)通； 電流產(chǎn)生單元，產(chǎn)生判定電流；所述被測電流的值大于所述判定電流的值時，提取所述被測電流和判定電 流的差電流的單元；電壓轉(zhuǎn)換單元，將所述差電流轉(zhuǎn)換為電壓；判定單元，用所述電壓轉(zhuǎn)換單元的輸出電壓判定所述判定電流和所述被測 電流的大小關(guān)系。
44、 根據(jù)權(quán)利要求43所述的半導(dǎo)體微電流判定裝置，其特征在于，所述電 壓轉(zhuǎn)換單元包括差電流流入的電阻單元。
45、 根據(jù)權(quán)利要求43所述的半導(dǎo)體微電流判定裝置，其特征在于，所述電 壓轉(zhuǎn)換單元包括對差電流進(jìn)行積分的單元。
46、 根據(jù)權(quán)利要求45所述的半導(dǎo)體微電流判定裝置，其特征在于，所述積 分單元包括差電流流入的電容。
47、 根據(jù)權(quán)利要求43所述的半導(dǎo)體微電流判定裝置，其特征在于，所述電 流產(chǎn)生單元包括基于施加在外部端子上的電流產(chǎn)生判定電流的單元(a)。
48、 根據(jù)權(quán)利要求47所述的半導(dǎo)體微電流判定裝置，其特征在于，所述單 元(a)包括將施加在外部端子上的電流系數(shù)倍增的單元。
49、 一種半導(dǎo)體微電流判定裝置，比較判定電流和被測電流的大小關(guān)系， 其特征在于，該裝置包括第1開關(guān)單元，控制第1電流流過的第1節(jié)點(diǎn)和第2電流流過的第2節(jié)點(diǎn) 的導(dǎo)通或斷開；電壓轉(zhuǎn)換單元，連接于所述第2節(jié)點(diǎn)和所述第1開關(guān)單元的連接點(diǎn)； 與所述電壓轉(zhuǎn)換單元連接的比較器。
50、 根據(jù)權(quán)利要求49所述的半導(dǎo)體微電流判定裝置，其特征在于，所述電 壓轉(zhuǎn)換單元包括差電流流入的電阻單元。
51、 根據(jù)權(quán)利要求49所述的半導(dǎo)體微電流判定裝置，其特征在于，所述電 壓轉(zhuǎn)換單元包括對差電流進(jìn)行積分的單元。
52、 根據(jù)權(quán)利要求51所述的半導(dǎo)體微電流的判定裝置，其特征在于，所述 積分單元包括差電流流入的電容。
全文摘要
一種半導(dǎo)體存儲器，包括多條字線、多條位線、配置于所述多條字線和所述多條位線的交點(diǎn)的多個存儲單元、用于讀出所述存儲單元的存儲內(nèi)容的讀出放大器；該半導(dǎo)體存儲器還包括位線選擇單元，從所述多條位線中選擇任意的位線；開關(guān)單元，控制所述位線選擇單元所選擇的選擇位線電流的導(dǎo)通或非導(dǎo)通；電流產(chǎn)生單元，產(chǎn)生判定電流；當(dāng)所述選擇位線電流的值大于所述判定電流的值時，提取所述選擇位線電流和所述判定電流的差電流的單元；電壓轉(zhuǎn)換單元，將所述差電流轉(zhuǎn)換為電壓；判定單元，用所述電壓轉(zhuǎn)換單元的輸出電壓判定所述判定電流和所述選擇位線電流的大小關(guān)系。
文檔編號G11C29/50GK101226778SQ200710182048
公開日2008年7月23日 申請日期2007年10月24日 優(yōu)先權(quán)日2007年1月16日
發(fā)明者森俊樹 申請人:松下電器產(chǎn)業(yè)株式會社