本公開有關(guān)于三維存儲器中搜索(in-memory?searching，ims)，其可使用三維nand存儲器來執(zhí)行且可適用于大型數(shù)據(jù)(big?data)及/或人工智能(artificialintelligence，ai)處理。

背景技術(shù)：

1、大型數(shù)據(jù)和人工智能(如為人工智能硬件加速器)的成長正在增加搜索、比較及/或排序數(shù)據(jù)的重要性。傳統(tǒng)系統(tǒng)使用三態(tài)內(nèi)容可尋址存儲器(ternary?contentaddressable?memory，tcam)技術(shù)執(zhí)行并行搜索(concurrent?searching)。

2、傳統(tǒng)的tcam技術(shù)可使用靜態(tài)隨機(jī)存取存儲器(static?randomly?accessiblememory，sram)的技術(shù)來執(zhí)行，因此具有相對低的存儲器密度(如為16個晶體管以形成單一tcam單元)及相對高的功率使用。

3、近期提出的tcam技術(shù)可使用非易失性存儲器技術(shù)來執(zhí)行，如為基于二晶體管二電阻器(two?transistor?two?resistor，2t2r)技術(shù)和二鐵電場效晶體管(twoferroelectric?field-effect?transistor，2fefet)技術(shù)。然而，非易失性執(zhí)行的tcam技術(shù)需要成對存儲器以用于單一tcam單元(或成對存儲器單元以執(zhí)行一搜索位或一數(shù)據(jù)位)，因此搜索和數(shù)據(jù)儲存的效率受限。

4、使用使能以進(jìn)行完全匹配和近似匹配操作的基于nand快閃的存儲器中搜索功能的范例技術(shù)描述于在p.h.tseng等人所著的in-memory-searching?architecture?basedon?3d-nand?technology?with?ultra-high?parallelism，2020iedm以及p.h.tseng等人所著的in-memory?approximate?computing?architecture?based?on?3d-nand?flashmemories，2022?vlsi。

5、因此，亟需例如與大型數(shù)據(jù)及/或人工智能處理相關(guān)的能夠執(zhí)行高性能搜索、比較及/或排序的技術(shù)。

技術(shù)實(shí)現(xiàn)思路

1、一或更多個計(jì)算器的系統(tǒng)可配置以執(zhí)行特定的操作或動作是因?yàn)橄到y(tǒng)上安裝了軟件、固件、硬件或其之組合，在操作中導(dǎo)致或使系統(tǒng)執(zhí)行這些動作。一或更多個計(jì)算器儲存可配置以執(zhí)行特定操作或動作是因?yàn)榘?dāng)由數(shù)據(jù)處理裝置執(zhí)行時使數(shù)據(jù)處理裝置執(zhí)行這些動作的指令。

2、本公開第一方面包括具有多個存儲器的運(yùn)算系統(tǒng)。每個存儲器選擇性地包括耦接于各別的感測放大器(sense?amplifier)的各別的匹配線、各別的源極線和各別的多個存儲器串。每個存儲器串耦接于各別的匹配線和各別的源極線。每個存儲器串選擇性地包括各別的多個串聯(lián)連接的浮柵晶體管(series-connected?floating-gate?transistor)，每個浮柵晶體管具有并響應(yīng)于各別的配置狀態(tài)和各別的控制輸入。所述運(yùn)算系統(tǒng)還包括多個字線。每個字線耦接于每個串聯(lián)連接的浮柵晶體管的各別的控制輸入中的各別的一者。所述運(yùn)算系統(tǒng)還包括搜索編碼器，搜索編碼器能夠接收搜索并根據(jù)搜索編碼驅(qū)動字線。其中，每個存儲器串使能以耦接各別的的匹配線和源極線，各別的的存儲器串通過響應(yīng)于各別的存儲器串的配置狀態(tài)以完全匹配各別的存儲器串的所述這些串聯(lián)連接的浮柵晶體管的控制輸入的一發(fā)現(xiàn)匹配阻抗耦接于各別的匹配線和各別的源極線。并且，每個感測放大器使能以產(chǎn)生一各別的指示，用于指示其自身耦接的匹配線是否經(jīng)由所述發(fā)現(xiàn)匹配阻抗耦接于源極線。并且，各別的存儲器串系通過響應(yīng)于各別的存儲器串的配置狀態(tài)以不完全匹配各別的存儲器串的所述這些串聯(lián)連接的浮柵晶體管的控制輸入的一未發(fā)現(xiàn)匹配阻抗來耦接于各別的匹配線和各別的源極線。并且，每個感測放大器系使能以產(chǎn)生一各別的指示，用于指示其自身耦接的匹配線是否經(jīng)由所述未發(fā)現(xiàn)匹配阻抗耦接于源極線。

3、第一方面的其他實(shí)施例包括對應(yīng)的計(jì)算器系統(tǒng)、裝置和記錄于一或更多個計(jì)算器儲存裝置上的計(jì)算器儲存，各者配置以執(zhí)行運(yùn)算方法的動作。

4、一些運(yùn)算系統(tǒng)選擇性地包括以下特征中的一或更多者。在運(yùn)算系統(tǒng)中，字線根據(jù)搜索編碼成對進(jìn)行操作，且配置狀態(tài)根據(jù)特征編碼成對進(jìn)行管理。每個配置狀態(tài)對應(yīng)于各別的閾值電壓。每個各別的控制輸入耦接于一或更多個串聯(lián)連接的浮柵晶體管的各別柵極。所述閾值電壓可通過一或更多個儲存操作進(jìn)行設(shè)定。每個存儲器串選擇性地包括各別的存儲器串使能裝置，其響應(yīng)于各別的存儲器串的使能控制輸入以獨(dú)立于字線選擇性地使能或禁能各別的存儲器串。所描述的技術(shù)選擇性地可通過硬件、方法或程序，或計(jì)算器可存取介質(zhì)上的計(jì)算器軟件來執(zhí)行。

5、本公開的第二方面包括一種運(yùn)算方法，所述運(yùn)算方法包括接收一或更多個搜索參數(shù)；根據(jù)多個搜索編碼中的特定一者對搜索參數(shù)進(jìn)行編碼以產(chǎn)生多個成對的字線電壓，所述特定的搜索編碼根據(jù)特征編碼中的特定一者搜索儲存于一成對的浮柵晶體管的一特征相配的一匹配，且所述特定的搜索編碼與所述特定的特征編碼能夠表示1、0以及1或0；根據(jù)產(chǎn)生的字線電壓驅(qū)動成對的浮柵晶體管的多個串聯(lián)連接的實(shí)例(instance)的字線對，所述這些串聯(lián)連接的實(shí)例組織為各別的多個可平行操作(operable?in?parallel)以影響多個共享匹配線的存儲器串，每個共享匹配線耦接于二或更多個存儲器串，且每個字線對耦接于成對的浮柵晶體管的至少二實(shí)例；感測所述這些共享匹配在線的電壓變化以判定所述這些共享匹配線的何者具有大于一預(yù)設(shè)感測閾值的電壓變化；提供所判定的結(jié)果作為所述這些搜索參數(shù)與所儲存的所述這些特征之間相對匹配的指示。第二方面的其他實(shí)施例包括對應(yīng)的計(jì)算器系統(tǒng)、裝置和記錄于一或更多個計(jì)算器儲存裝置上的計(jì)算器儲存，各者配置以執(zhí)行運(yùn)算方法的動作。

6、一些運(yùn)算方法選擇性地包括以下特征中的一或更多者。在運(yùn)算方法中，所述這些搜索編碼中的至少一者或所述這些特征編碼中的至少一者依照展開編碼(expansionencoding)和獨(dú)熱編碼(one-hot?encoding)中的至少一者。所述這些搜索編碼中的至少一者或所述這些特征編碼中的至少一者依照逆向展開編碼(reverse?expansion?encoding)。儲存的所述這些特征中的至少一者對應(yīng)于使用獨(dú)熱編碼儲存的一范圍。所述這些成對的字線電壓中的至少一者系依照被編碼為一獨(dú)熱編碼的一范圍。所述這些搜索編碼中的至少一者或所述這些特征編碼中的至少一者系依照一低效應(yīng)編碼(low?effect?encoding)。所描述的技術(shù)選擇性地可通過硬件、方法或程序，或計(jì)算器可存取介質(zhì)上的計(jì)算器軟件來執(zhí)行。

7、本公開的第三方面包括一種運(yùn)算系統(tǒng)，所述運(yùn)算系統(tǒng)包括一接口電路，其用于使能一主機(jī)代理器以提供一搜索并接收所述搜索的一或更多個結(jié)果。所述運(yùn)算系統(tǒng)包括多個存儲器串的區(qū)塊，每個區(qū)塊包括多個各別的存儲器串，每個存儲器串接收相同的一組具有可響應(yīng)于所述搜索而判定的電壓的字線。所述運(yùn)算系統(tǒng)包括多個感測放大器，每個感測放大器耦接于來自每個區(qū)塊的所述這些存儲器串中的對應(yīng)一者。所述運(yùn)算系統(tǒng)包括一優(yōu)先編碼器電路，其使能以接收來自所述這些感測放大器的匹配指示。其中，所述這些感測放大器使能以判定關(guān)于耦接于所述這些感測放大器的所述這些存儲器串儲存的特征信息與耦接于所述這些感測放大器的所述這些存儲器串接收的字線之間的匹配，判定不匹配，及判定至少有一匹配。一些運(yùn)算系統(tǒng)包括相應(yīng)的計(jì)算器系統(tǒng)、裝置和記錄在一或更多個計(jì)算器儲存設(shè)備上的計(jì)算器程序，每一個都被配置為執(zhí)行方法的動作。并且，所述優(yōu)先編碼器電路系使能以基于所述這些感測放大器的判定，以指示所述這些結(jié)果的至少一部分作為感測放大器所識別的任何匹配的最高優(yōu)先匹配。

8、運(yùn)算系統(tǒng)選擇性地包括以下特征中的一或更多者。所述運(yùn)算系統(tǒng)還包括主機(jī)代理器?；谒龈袦y放大器進(jìn)行的判定，所述優(yōu)先編碼器電路系使能以指示所述這些結(jié)果的至少一部分作為感測放大器所識別的任何匹配的次高優(yōu)先匹配(second?highestpriority?match)。所述特征信息是通過配置所述這些存儲器串的多個浮柵晶體管的閾值電壓以儲存于所述這些存儲器串。所述這些區(qū)塊中的二或更多者為可并行操作的。一特征編碼用于對所述特征信息的至少一些部分進(jìn)行編碼，一搜索編碼系用于對所述搜索的至少一部分進(jìn)行編碼。所述特征編碼為展開編碼、逆向展開編碼、獨(dú)熱編碼與低效應(yīng)編碼中的至少一者。所述運(yùn)算系統(tǒng)為一單芯片系統(tǒng)(system-on-a-chip，soc)的一部分。所描述的技術(shù)選擇性地可通過硬件、方法或程序，或計(jì)算器可存取介質(zhì)上的計(jì)算器軟件來執(zhí)行。