国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      包括兩個導(dǎo)電屏蔽元件的半導(dǎo)體晶體管的制作方法

      文檔序號:7000150閱讀:126來源:國知局
      專利名稱:包括兩個導(dǎo)電屏蔽元件的半導(dǎo)體晶體管的制作方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及一種半導(dǎo)體晶體管,尤其是包括設(shè)置為臨近或在柵極電極附近的至少兩個導(dǎo)電屏蔽元件的橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDM0Q晶體管。特別地,本發(fā)明涉及一種半導(dǎo)體晶體管,尤其是LDMOS晶體管,其與傳統(tǒng)的半導(dǎo)體晶體管相比具有降低的輸入電容、降低的反饋電容和改進(jìn)的可靠性。
      背景技術(shù)
      從WO 03/075354A1中可知,半導(dǎo)體器件包括柵極、源極和漏極,其中第一接地屏蔽和第二接地屏蔽配置用于降低寄生電容。然而,由WO 03/0753M公開的半導(dǎo)體器件可能具有增大的輸入電容,同時可以減小漏極和柵極之間的寄生電容。US 5,918,137公開了一種具有與柵極電極共面的屏蔽電極的MOS晶體管,其中屏蔽電極放置在柵極氧化物上,其中減小了柵極-漏極電容降低,并且同時也減小了與熱電子相關(guān)的可靠性風(fēng)險。然而,MOS晶體管的輸入電容可能會受到相反的影響。US 2007/0007591A1公開了具有用于屏蔽晶體管的柵極的階梯式屏蔽結(jié)構(gòu)的 LDMOS晶體管。相比于傳統(tǒng)的半導(dǎo)體晶體管,可能需要半導(dǎo)體晶體管具有改進(jìn)的性能和更高的可靠性。進(jìn)一步,相比傳統(tǒng)的半導(dǎo)體晶體管,可能需要半導(dǎo)體晶體管、特別是LDMOS晶體管具有更高的可靠性、減小的反饋電容和同時減小的輸入電容。

      發(fā)明內(nèi)容
      根據(jù)實施例提出了一種半導(dǎo)體晶體管,其包括半導(dǎo)體襯底,在所述半導(dǎo)體襯底中提供溝道區(qū)和與溝道區(qū)相連的漏極延伸區(qū)的半導(dǎo)體襯底;柵極電極,配置為提供影響溝道區(qū)的電場;第一導(dǎo)電屏蔽元件,沿與半導(dǎo)體襯底的主表面平行的的水平方向延伸,并且布置在柵極電極旁邊沿與所述水平方向垂直的垂直方向(10 與所述漏極延伸區(qū)分開;和第二導(dǎo)電屏蔽元件,布置為沿垂直方向與第一屏蔽元件分開,其中柵極電極沿垂直方向突出于第一屏蔽元件。半導(dǎo)體襯底可以包括半導(dǎo)體材料,例如Si、Ga、GaAs,GaN,Ge、SiC、SiGe, InN, InP, GaP、AKiaN等。半導(dǎo)體襯底可以包括摻雜第III、IV或/和V族元素的區(qū)。溝道區(qū)例如可以摻雜為η型或ρ型,然而漏極延伸區(qū)例如可以摻雜為ρ型或η型(因此按照不同于溝道區(qū)的類型摻雜)。在半導(dǎo)體襯底內(nèi),溝道區(qū)可以臨近漏極延伸區(qū)。溝道區(qū)的電荷分布可以通過在柵極電極處施加電壓來控制,所述柵極電極特別地位于溝道區(qū)的附近。根據(jù)實施例,氧化層將柵極電極從溝道區(qū)分開。因此,形成了根據(jù)實施例的M0SFET。在其它的實施例中,溝道區(qū)可包括具有不同帶隙的兩種材料,從而結(jié)合了兩種材料之間的結(jié)。根據(jù)實施例,半導(dǎo)體晶體管是高電子遷移率晶體管(HEMT),其中使用高摻雜的寬帶隙η型施主供應(yīng)層和沒有摻雜劑雜質(zhì)的非摻雜窄帶隙溝道層的異質(zhì)結(jié)產(chǎn)生高遷移率電子。在這種情況下,在柵極電極和溝道區(qū)之間可以沒有氧化層。
      半導(dǎo)體晶體管例如可以利用在個人通信系統(tǒng)(GSM、W-CDMA)的基站或移動電話中,尤其是這種系統(tǒng)的射頻(RF)功率放大器中。通過功率放大器放大的RF信號具有 450-2200MHz范圍內(nèi)的頻率。柵極電極可以包括如鎢(W)的金屬或可以包括硅化物多晶硅。溝道區(qū)可包括橫向擴(kuò)散P型區(qū)。特別地,該區(qū)可以臨近包括在半導(dǎo)體襯底內(nèi)的源極區(qū),其中源極區(qū)連接到源極電極。漏極延伸區(qū)(根據(jù)實施例,配置為η型漏極延伸區(qū),因此η型摻雜)可以使半導(dǎo)體晶體管高電壓工作。漏極延伸區(qū)可以與半導(dǎo)體襯底的主表面平行地延伸1-5 μ m。漏極延伸區(qū)可在一端連接到溝道區(qū)且在另一端連接到包括在半導(dǎo)體襯底內(nèi)的漏極接觸區(qū),其中漏極接觸區(qū)可連接到半導(dǎo)體晶體管的漏極電極。因此,漏極延伸區(qū)可以具有比漏極接觸區(qū)更低的摻雜水平。特別地,漏接接觸區(qū)可以具有與包括在半導(dǎo)體襯底內(nèi)的源極接觸區(qū)類似的摻雜水平。根據(jù)實施例,源極接觸區(qū)和漏極接觸區(qū)兩個都是η型摻雜。第一導(dǎo)電屏蔽和第二導(dǎo)電屏蔽可包括金屬,尤其是W、Al、Cu和/或可以包括硅化物或高摻雜硅。第一導(dǎo)電屏蔽元件和第二導(dǎo)電屏蔽元件可以使用在半導(dǎo)體襯底涂覆掩模的光刻、通過電磁輻射對配置有掩模的半導(dǎo)體襯底曝光、顯影半導(dǎo)體襯底、從所述半導(dǎo)體上刻蝕材料或者在半導(dǎo)體襯底上沉積材料來形成或制造。因此,形成了復(fù)雜的三維結(jié)構(gòu)以建立第一導(dǎo)電屏蔽和第二導(dǎo)電屏蔽。半導(dǎo)體襯底的主表面可以看作是半導(dǎo)體襯底的最大廣度的表面,在所述半導(dǎo)體襯底處,溝道區(qū)和漏極延伸區(qū)并排形成。因此,水平方向可以定義為位于半導(dǎo)體襯底的主表面內(nèi)。在MOSFET的示例中,尤其是LDM0S,氧化層平行于半導(dǎo)體襯底的主表面存在。根據(jù)實施例,第一導(dǎo)電屏蔽元件和/或第二導(dǎo)電屏蔽元件連接到半導(dǎo)體晶體管的源極電極,其特別地接地或者連接到大地電位。因此,第一導(dǎo)電屏蔽元件和第二導(dǎo)電屏蔽元件可以屏蔽尤其是柵極和漏極延伸區(qū)和/或漏極接觸區(qū)和/或漏極電極之間的電場。特別地,第一導(dǎo)電屏蔽元件可以布置在柵極電極旁邊以彎曲或抵制電場線使其遠(yuǎn)離半導(dǎo)體晶體管的敏感部分,例如遠(yuǎn)離柵極電極和漏極延伸區(qū)之間的氧化層。特別地,在半導(dǎo)體晶體管工作期間,高電場可能存在于漏極延伸區(qū)內(nèi),其可以朝著漏極延伸區(qū)垂直上方的氧化層加速電荷載流子,例如電子。因此,第一導(dǎo)電屏蔽元件可以減小氧化層所謂的“熱載流子注入”或 “熱載流子退化”。因此,可以改善半導(dǎo)體晶體管的可靠性。因此,有利的是第一導(dǎo)電屏蔽元件沿垂直方向具有很小的寬度,從而柵極電極具有比第一導(dǎo)電屏蔽元件更大的垂直寬度。另外,第一導(dǎo)電屏蔽元件可以貢獻(xiàn)柵極電極和源極電極之間的電容(輸入電容),根據(jù)實施例,第一導(dǎo)電屏蔽元件電與所述柵極電極和源極電極相連。另一方面有利的是將第一導(dǎo)電屏蔽元件沿水平方向上盡可能靠近柵極電極,以有效地減小熱載流子注入事件。根據(jù)實施例,將第一導(dǎo)電屏蔽元件整形、配置和布置為使得在沒有促進(jìn)輸入電容(源極電極和柵極電極之間的電容)大幅度增加的情況下,減小了熱載流子注入。根據(jù)實施例,第二導(dǎo)電屏蔽元件布置為沿垂直方向比第一導(dǎo)電屏蔽元件更遠(yuǎn)離漏極延伸區(qū)。因此,可以減小第二導(dǎo)電屏蔽元件對于柵極電極和源極電極之間的電容(輸入電容)的貢獻(xiàn),因為所述電容至少與第二導(dǎo)電屏蔽元件和柵極電極之間的距離近似成反比。進(jìn)一步根據(jù)實施例,第二導(dǎo)電屏蔽元件沿水平方向和垂直方向遠(yuǎn)離柵極電極,比第一導(dǎo)
      5電屏蔽元件沿水平方向更遠(yuǎn)。根據(jù)實施例,第二導(dǎo)電屏蔽元件將柵極電極與漏極電極分離, 從而使得在無需大幅度增加輸入電容情況下,減小了反饋電容(柵極電極和漏極電極之間的電容)。根據(jù)實施例,第一導(dǎo)電屏蔽元件和第二導(dǎo)電屏蔽元件的整形、調(diào)整和布置是實現(xiàn)這樣兩個目的和功能,即減小熱載流子注入和減小反饋電容。同時,降低了輸入電容(或者至少不會大幅度增加),以提高半導(dǎo)體晶體管的增益。這尤其可以實現(xiàn),因為第一導(dǎo)電屏蔽元件不包括沿垂直方向延伸的垂直部分。根據(jù)實施例,柵極電極沿垂直方向突出于第一屏蔽元件,超過第一屏蔽元件沿垂直方向上的長度的1. 1倍,特別地超過1. 5倍。柵極電極沿垂直方向突出第一屏蔽元件越多,第一導(dǎo)電屏蔽元件對半導(dǎo)體晶體管的輸入電容的貢獻(xiàn)越少。因此,通過提供第一導(dǎo)電屏蔽元件,在保持半導(dǎo)體晶體管的輸入電容的同時,可以減小熱載流子注入。根據(jù)實施例,沿垂直方向第一屏蔽元件和柵極電極之間的距離小于0.3 μ m,尤其小于0.2 μ m,更特別地小于0. 1 μ m。特別地,有利地是將第一屏蔽元件沿水平方向盡可能地靠近柵極電極,特別地靠近柵極電極的側(cè)邊緣。因此,特別地在柵極電極的邊緣或拐角處聚焦或聚焦的的電場線可以有利地從柵極電極和溝道區(qū)和/或漏極延伸區(qū)之間的氧化層彎曲遠(yuǎn)離或抵制。因此,甚至可以進(jìn)一步減小熱載流子注入。根據(jù)實施例,沿垂直方向第一屏蔽元件和漏極延伸區(qū)之間的距離介于50nm和 200nm之間,特別地介于75nm和125nm之間。沿垂直方向第一導(dǎo)電屏蔽元件越靠近漏極延伸區(qū),電場線越有效地從氧化層彎曲遠(yuǎn)離或抵制。然而,氧化層同樣需要特定的厚度,以便有效地將柵極電極與半導(dǎo)體襯底相分離,尤其是與溝道區(qū)和漏極延伸區(qū)相分離。根據(jù)實施例,第一屏蔽元件的上表面和第二屏蔽元件的下表面部分之間的距離介于200nm和500nm之間,尤其是介于300nm和400nm之間。沿垂直方向第一導(dǎo)電屏蔽元件和第二導(dǎo)電屏蔽元件之間的距離越大,柵極電極和第二導(dǎo)電屏蔽元件之間的垂直距離也高。 因此,半導(dǎo)體晶體管的輸入電容可增加到可接受的程度,同時由于第二導(dǎo)電屏蔽元件的屏蔽效果,可以有效地減小反饋電容。根據(jù)實施例,第二屏蔽元件包括第二屏蔽元件沿水平方向延伸的下部水平部分、 第二屏蔽元件沿垂直方向延伸的垂直部分、連接到第二屏蔽元件的下部水平部分的垂直部分的末端和第二屏蔽元件沿水平方向延伸且連接到第二屏蔽元件的垂直部分的另一末端的上部水平部分,其中柵極電極的上表面和第二屏蔽元件的上部水平部分之間的(垂直) 距離介于200nm和500nm之間,尤其是介于300nm和400nm之間。由下部水平部分、垂直部分和上部水平部分構(gòu)成的第二導(dǎo)電屏蔽元件的這種特殊結(jié)構(gòu)可以有效地將柵極電極與漏極電極相屏蔽,尤其是能夠至少部分包圍柵極電極。進(jìn)一步,它能夠維持沿垂直方向的距離,沿垂直方向的距離足夠大以便不增加輸入電容使之超過不能接受的數(shù)量。因此,可以有效地減小半導(dǎo)體晶體管的反饋電容,同時輸入電容保持在可接受的水平。根據(jù)實施例,最接近柵極電極的第一屏蔽元件的邊緣和最接近柵極電極的第二屏蔽元件的垂直部分的邊緣之間的距離介于200nm和500nm之間,尤其是介于300nm和400nm 之間。因此同時地,第二導(dǎo)電屏蔽元件的垂直部分和柵極電極之間的距離可以足夠大,從而使輸入電容不增加到超過閾值,而不管可以減小反饋電容。根據(jù)實施例,第二屏蔽元件包圍柵極電極的上表面。特別地,在沿著垂直方向的投影視圖中,第二導(dǎo)電屏蔽元件可以覆蓋柵極電極。進(jìn)一步,第二屏蔽元件沿水平方向具有比柵極電極沿水平方向上的長度更大的長度。因此,甚至可以進(jìn)一步減小反饋電容。根據(jù)實施例,第二屏蔽元件包括沿水平方向上從距柵極電極最遠(yuǎn)處部分地突出于第一屏蔽元件的側(cè)邊緣的階梯狀屏蔽。階梯狀屏蔽可以包括一個或多個水平部分和一個或多個垂直部分,其彼此互相連接以形成第二屏蔽元件。特別地,水平部分可以接著垂直部分以形成重復(fù)的圖案。特別地,第二導(dǎo)電屏蔽元件可具有如US 2007/0007591A1中公開的梯狀屏蔽結(jié)構(gòu)類似的形狀和功能,所述專利US 2007/0007591A1因此在本文中作為參考。根據(jù)實施例,半導(dǎo)體晶體管進(jìn)一步包括另一個第一屏蔽元件,所述另一個第一屏蔽元件是導(dǎo)電的,沿水平方向延伸且垂直地布置在第一屏蔽元件和第二屏蔽元件之間,其中另一個第一屏蔽元件(特別地沿水平方向)比第一屏蔽元件更加遠(yuǎn)離柵極電極。因此, 另一個第一屏蔽元件可以進(jìn)一步減小輸入電容。根據(jù)實施例,半導(dǎo)體晶體管進(jìn)一步包括提供在半導(dǎo)體襯底中且連接到溝道區(qū)的源極區(qū)和連接到源極區(qū)的源極電極,其中第一屏蔽元件、另一個第一屏蔽元件和第二屏蔽元件的至少一個連接到源極電極?;谑┘拥綎艠O電極的電壓,半導(dǎo)體晶體管可以形成介于源極區(qū)和漏極延伸區(qū)之間的導(dǎo)電路徑,使得電流可以從源極區(qū)流向漏極延伸區(qū)。因為源極區(qū)連接到源極電極并且漏極延伸區(qū)可以經(jīng)由漏極接觸區(qū)連接到漏極電極,電流可從源極電極流向漏極電極。該電流可以代表與施加到柵極電極的電壓相對應(yīng)的放大信號。特別地,源極電極可以接地或者連接到大地電位。因此,第一屏蔽元件、另一個第一屏蔽元件和/或第二屏蔽元件可以適當(dāng)充當(dāng)電場屏蔽元件。根據(jù)實施例,半導(dǎo)體襯底包括Si、GaN、GaAs、AlGaN、SiC和AlN的至少一種。根據(jù)實施例,半導(dǎo)體晶體管進(jìn)一步包括布置在溝道區(qū)上和漏極延伸區(qū)上、并且布置在柵極電極之下和第一屏蔽元件之下的氧化層。因此,特別地可以提供M0SFET。當(dāng)電壓施加到柵極電極時,由柵極電極產(chǎn)生的電場可以穿過氧化層進(jìn)入溝道區(qū)以影響溝道區(qū)內(nèi)的電荷分布。同時,柵極電極可以與溝道區(qū)和/或漏極延伸區(qū)和/或源極區(qū)是電隔離的。根據(jù)實施例,半導(dǎo)體晶體管配置為LDMOS (橫向擴(kuò)散金屬氧化物半導(dǎo)體)。根據(jù)實施例,提供了一種制造半導(dǎo)體晶體管的方法,其中所述方法包括形成具有溝道區(qū)和連接到溝道區(qū)的漏極延伸區(qū)的半導(dǎo)體襯底;設(shè)置并且配置柵極電極,以提供影所述溝道區(qū)的電場;設(shè)置第一導(dǎo)電屏蔽元件在柵極電極旁邊沿與半導(dǎo)體襯底的主表面平行的水平方向延伸,以設(shè)置第一導(dǎo)電屏蔽元件沿與水平方形垂直的垂直方向遠(yuǎn)離漏極延伸區(qū); 設(shè)置第二導(dǎo)電屏蔽元件沿垂直方向遠(yuǎn)離第一屏蔽元件,其中柵極電極沿垂直方向突出于第一屏蔽元件。應(yīng)該注意的是已經(jīng)參考不同的主題描述了本發(fā)明的實施例。特別的,一些實施例已參考方法型權(quán)利要求進(jìn)行描述,而其他的實施例已參考設(shè)備型權(quán)利要求進(jìn)行描述。然而, 本領(lǐng)域的技術(shù)人員應(yīng)從上述和下述描述中推測出,除非另外注明,除了屬于一種類型主題的特征的任意組合之外,也有涉及不同主旨的特征之間的任意組合,尤其是方法型權(quán)利要求的特征和設(shè)備型權(quán)利要求的特征之間的組合,均應(yīng)認(rèn)為是本文檔內(nèi)所公開的。
      參考實施例的示例,從下文中描述和闡述的實施例的示例中,上述定義的特征和本發(fā)明的其它特征是顯而易見的。下文中,參考實施例的示例,本發(fā)明將更詳細(xì)描述,但本發(fā)明并不局限于所述實施例。


      下文中,參考實施例的示例,本發(fā)明將更詳細(xì)描述,但本發(fā)明并不局限于所述實施例。因此,在結(jié)構(gòu)和/或功能上類似的元件、組件和/或方法步驟由只在第一位不同的參考符號表示。至于特定實施例中的元件、組件或方法步驟未詳細(xì)描述,另一個實施例中的相應(yīng)的元件、組件或方法步驟的描述可充當(dāng)特定實施例中的這種元件、組件或方法步驟的輔助描述。圖IA是根據(jù)實施例的半導(dǎo)體晶體管的示意圖的剖面圖;圖IB是圖IA中圖示的半導(dǎo)體晶體管的一部分的剖面圖;圖2是圖IA中圖示的半導(dǎo)體晶體管的頂視圖;圖3是半導(dǎo)體晶體管的實施例的示意圖;圖4A和圖4B分別圖示了傳統(tǒng)半導(dǎo)體晶體管和根據(jù)圖IA中圖示的實施例的半導(dǎo)體晶體管的輸入電容的曲線圖;圖5A和圖5B分別圖示了描述傳統(tǒng)半導(dǎo)體晶體管和圖IA中圖示的半導(dǎo)體晶體管的反饋電容的曲線圖;圖6A和圖6B分別圖示了描述如圖IA圖示的半導(dǎo)體晶體管和傳統(tǒng)半導(dǎo)體晶體管的輸入電容和反饋電容的測量結(jié)果的曲線圖;圖7圖示了描述圖IA中圖示的半導(dǎo)體晶體管和傳統(tǒng)半導(dǎo)體晶體管的漏極-源極電流的曲線圖;圖8是半導(dǎo)體晶體管的另一個實施例的剖面圖;圖9是半導(dǎo)體晶體管的另一個實施例的剖面圖;圖10是半導(dǎo)體晶體管的另一個實施例的剖面圖;圖11是半導(dǎo)體晶體管的另一個實施例的剖面圖;和圖12是半導(dǎo)體晶體管的另一個實施例的剖面圖。
      具體實施例方式附圖中圖示是示意性的。在不同的附圖中,相似的或同一元件具有相似的或同樣的參考符號。圖IA是根據(jù)實施例的半導(dǎo)體晶體管(特別地為LDM0S)的剖面圖。相比傳統(tǒng)的半導(dǎo)體晶體管,圖IA中圖示的LDMOS 100提供了減少的輸入電容、減少的反饋電容、增加的晶
      體管增益和保持退化可靠性。LDMOS 100包括由半導(dǎo)體材料(此示例中為ρ型硅)組成的襯底101。襯底101 沿水平方向103(平行于襯底101的主表面)和垂直方向105延伸。襯底101由源極背面金屬化107終止。襯底101包括ρ型高摻雜區(qū)109和外延襯底區(qū)111 (ρ型摻雜),其中布置了 P下沉區(qū)113、P阱或溝道區(qū)115、源極接觸區(qū)117、漏極延伸區(qū)119、漏極接觸區(qū)121。源極接觸區(qū)117和漏極接觸區(qū)121 —樣均是η型高摻雜。漏極延伸區(qū)119也是η型摻雜,但具有比漏極接觸區(qū)121更低的摻雜水平。P阱區(qū)115形成了將漏極延伸區(qū)119和源極接觸區(qū)117相連的溝道區(qū)。在圖示示例中,溝道區(qū)115是包圍源極區(qū)117的橫向擴(kuò)散ρ型摻雜區(qū)。P下沉區(qū)113將源極區(qū)117和襯底區(qū)109相連。源極區(qū)117和P下沉區(qū)115均連接到互連層123。在源極區(qū)117、溝道區(qū)115、漏極延伸區(qū)119和漏極接觸區(qū)121的一部分的上面,布置氧化層125(例如SiO2)主要與襯底101的主表面平行地延伸,并且因此沿水平方向103 延伸。在溝道區(qū)115大約上方的水平位置,柵極電極127布置在氧化層125的頂部上。因此,柵極(例如包括金屬和/或多晶硅)與溝道區(qū)115電隔離。然而,施加在柵極電極127 處的電壓促使電場穿透氧化層125并且進(jìn)入溝道區(qū)115以影響溝道區(qū)115內(nèi)的載流子分布。例如通過在柵極電極127處施加正電壓,從源極區(qū)117經(jīng)過溝道區(qū)115到漏極延伸區(qū) 119建立導(dǎo)電路徑。在氧化層125的頂部上提供等離子體氧化層129。在這一等離子體氧化層129的頂部上和在柵極電極127的旁邊,布置第一導(dǎo)電屏蔽元件131,其主要沿水平方向103延伸, 并且沿垂直方向105較小程度的延伸。第一導(dǎo)電屏蔽元件131用于減小從漏極延伸區(qū)119 到氧化層125的電載流子的熱載流子注入,例如電子。特別地,第一導(dǎo)電屏蔽元件131接地或者連接到大地電位。特別地,第一導(dǎo)電屏蔽元件和第二導(dǎo)電屏蔽元件133均連接到源極電極135,所述源極電極135連接到源極區(qū)117。源極115和屏蔽元件133和131之間的連接例如通過如圖2所描述的屏蔽連接橋137提供,所述圖2描述了 LDMOS 100的頂視圖。圖IA中圖示的LDMOS 100進(jìn)一步包括第二導(dǎo)電屏蔽元件133,其在第一導(dǎo)電屏蔽元件131上方垂直提供并且包括彼此互相連接的第一水平部分138、垂直部分139和第二水平部分140,如圖IA所圖示。第二導(dǎo)電屏蔽元件133提供柵極電極127和與漏極接觸區(qū) 121相連的漏極電極141之間電場線的屏蔽?,F(xiàn)在轉(zhuǎn)入圖1B,將闡述圖IA中圖示的LDMOS 100的第一導(dǎo)電屏蔽元件131和第二導(dǎo)電屏蔽元件133的幾何和相對位置的更詳細(xì)的說明。第一導(dǎo)電屏蔽元件131布置為在漏極延伸區(qū)119上方距離hi。hi總計約75nm到125nm。因此,在圖IB中,厚度hi可代表氧化層125和等離子體氧化層129(未指示)的厚度之和。進(jìn)一步,第一導(dǎo)電屏蔽元件131 沿水平方向103上具有寬度11,其中11總計介于200nm到1200nm之間,特別地400nm到 llOOnm,進(jìn)一步特別地為lOOOnm。進(jìn)一步,第一導(dǎo)電屏蔽元件131沿水平方向103與柵極電極127的邊緣間隔開距離dl,其中距離dl總計為0 μ m到0. 2 μ m,特別地低于0. 1 μ m。進(jìn)一步,柵極電極127沿垂直方向105突出于第一導(dǎo)電屏蔽元件131。第二導(dǎo)電屏蔽元件133包括第一水平部分138、垂直部分139和第二水平部分 140,其均在第一導(dǎo)電屏蔽元件131上面垂直布置。特別地,第二導(dǎo)電屏蔽元件133的第二水平部分140與第一導(dǎo)電屏蔽元件131的頂部表面間隔開(布置在其上面)距離h2,所述距離h2總計介于200nm到500nm之間,特別地介于300nm到400nm之間。進(jìn)一步,第二導(dǎo)電屏蔽元件133的第一水平部分與柵極電極127的頂部表面間隔開距離h3,所述距離h3總計介于200nm到500nm之間,特別地介于300nm到400nm之間。因此,可以限制第二導(dǎo)電屏蔽元件133對輸入電容(圖IA中圖示的柵極電極127和源極電極135之間的電容)的貢獻(xiàn)。進(jìn)一步,第二導(dǎo)電屏蔽元件133的垂直部分139的最接近柵極電極127的邊緣沿水平方向103與第一導(dǎo)電屏蔽元件131的最接近柵極電極127的邊緣間隔開距離d2,其中d2總
      9計介于200nm到500nm之間,特別地介于300nm到400nm之間?,F(xiàn)在參閱圖3,圖示了圖IA中圖示的LDMOS 100的截面圖的一部分。在圖中,圖示了第一導(dǎo)電屏蔽元件131和第二導(dǎo)電屏蔽元件133之間的連接(電連接)的可能的變體, 其中所述連接通過接觸通孔343建立。根據(jù)圖IA中圖示的實施例,柵極電極127的邊緣處的電場被第一導(dǎo)電屏蔽元件 131減小,從而減少了源極-漏極電流退化。進(jìn)一步,特別地對于利用特高頻率的射頻應(yīng)用來說,第二導(dǎo)電屏蔽元件133減小了漏極141和柵極電極127之間的耦合,從而減小了振蕩和不穩(wěn)定性。特別地,由于第一導(dǎo)電屏蔽元件131,輸入電容不會急劇增加,因為第一導(dǎo)電屏蔽元件131沿水平方向與柵極電極127不交迭。根據(jù)實施例,外延襯底111包括Si、GaN, GaAs或其他半導(dǎo)體材料。特別地,第一導(dǎo)電屏蔽元件并不包括在柵極電極127的旁邊的垂直部分,也不包括覆蓋柵極電極127的頂部表面的部分。進(jìn)一步,第二導(dǎo)電屏蔽元件133不具有作為屏蔽板的功能,但是只充當(dāng)漏極141和柵極電極127之間的屏蔽。這特別地由于第二導(dǎo)電屏蔽元件133和漏極延伸區(qū)119之間的相對大的距離。進(jìn)一步,因為第二導(dǎo)電屏蔽元件133和柵極電極127之間的相對大的距離,只觀察到對于輸入電容很小的影響(增加)?,F(xiàn)在參閱圖4A和4B,圖IA中圖示的LDMOS 100的輸入電容(如圖4B所圖示)與傳統(tǒng)LDMOS的輸入電容(如圖4A所圖示)相比較。如圖IA所圖示,OV電壓施加到漏極電極141上,而施加到柵極電極127上的電壓從-IOV到IOV掃過,如圖4A和4B中的橫坐標(biāo)軸所指示。LDMOS 100的輸入電容描述為曲線145B,同時由于第一屏蔽131和第二屏蔽133 導(dǎo)致的輸入電容的一部分以曲線147B標(biāo)記。傳統(tǒng)晶體管的輸入電容描述為曲線145A,同時由于傳統(tǒng)的屏蔽導(dǎo)致的輸入電容的一部分以曲線147A標(biāo)記。從圖4A和4B中的曲線可以看出,圖IA中圖示的LDMOS 100的輸入電容(如圖4B所圖示)比傳統(tǒng)的LDMOS的輸入電容小。同樣,第一屏蔽131和第二屏蔽133對電容的貢獻(xiàn)比傳統(tǒng)屏蔽對電容的貢獻(xiàn)要低。 因此,圖IA中圖示的LDMOS 100展示了與傳統(tǒng)LDMOS相比較的改進(jìn)的輸入電容(減小的輸入電容)。現(xiàn)在參閱圖5A和5B,對于傳統(tǒng)的LDMOS (圖5A)和圖IA中圖示的LDMOS 100 (參見圖5B),以曲線的形式示出了反饋電容(柵極和漏極之間的電容)。在柵極電極127處施加OV電壓,施加到漏極141的漏極電壓從0到28V變化,如圖5A和5B中的橫坐標(biāo)軸所指示。反饋電容分別描述為曲線149A和149B。從圖5A和圖5B中可看出,對于圖IA中圖示的LDMOS 100,反饋電容149B比對于傳統(tǒng)的LDMOS的(圖5A中的曲線149A)要小。因此, LDMOS 100的性能得到提升?,F(xiàn)在參閱圖6A和6B,提出了輸入電容(圖6A)和反饋電容(圖6B)的測量結(jié)果, 比較了圖IA中圖示的LDMOS 100和傳統(tǒng)的LDMOS的性能。圖6A圖示了以曲線151描述圖 IA中圖示的LDMOS 100的輸入電容Ciss和以曲線153描述傳統(tǒng)的LDMOS的輸入電容的曲線圖。可以看出,圖IA中圖示的LDMOS 100的輸入電容在整個電壓范圍上減小了 10%。圖6B以曲線155圖示圖IA中圖示的LDMOS 100的反饋電容,和以曲線157圖示傳統(tǒng)的LDMOS的反饋電容??梢钥闯觯瑘DIA中圖示的LDMOS 100的的反饋電容Crss在電源電壓處減小了 40%,其中對于圖IA中圖示的LDMOS 100建立了約0. 5dB的增益提升?,F(xiàn)在參閱圖7,提出了 Idq退化測量結(jié)果,描述了依賴在橫軸指示的時間的漏極-源極的電流。漏極-源極電流Ids在縱軸指示。因此,對于范圍為0. 3μπι到0. Iym 的第一導(dǎo)電屏蔽元件131和柵極電極127之間的不同距離dl,執(zhí)行不同的測量。對于距離 dl = 0. Iym的曲線由參考符號159指示,對于距離dl =0. 2μπι的曲線由參考符號161指示,且對于距離dl = 0. 3 μ m的曲線由參考符號163指示??梢钥闯?,如果第一導(dǎo)電屏蔽元件131放置在相距柵極200nm的距離內(nèi),漏極-源極電流退化不受影響。圖8圖示了根據(jù)實施例的LDMOS 800的剖面圖。因此,通過提供另外的部分842 和844,第二導(dǎo)電屏蔽元件833完全覆蓋柵極電極827,從而將反饋電容極大地減小到很小的值。圖9圖示了根據(jù)實施例的LDMOS 900的剖面圖。在圖示的實施例中,第二導(dǎo)電屏蔽元件933的下部水平部分940沿垂直方向903突出于第一導(dǎo)電屏蔽元件931。因此,第二導(dǎo)電屏蔽元件933的水平部分940是階梯式屏蔽的一部分,從而提升了 LDMOS 900的可靠性。圖10是根據(jù)實施例的LDMOS 1000的截面圖。在圖示的實施例中,第二導(dǎo)電屏蔽元件1033覆蓋柵極電極1027,并且沿水平方向1003突出于第一導(dǎo)電屏蔽元件1031。因此, 實現(xiàn)了如圖8和9所示的實施例800和900的組合效果。圖11和12描述了根據(jù)實施例的LDMOS 1100和LDMOS 1200的剖面圖。在本文中, LDMOS 1100和LDMOS 1200每一個分別包括另一個第一導(dǎo)電屏蔽元件1132和1232,其分別垂直地布置在第一導(dǎo)電屏蔽元件1131、1231和第二導(dǎo)電屏蔽元件1133、1233之間。因此, 通過分別使用第二導(dǎo)電屏蔽元件1133和1233作為屏蔽板,進(jìn)一步減小了輸入電容??蛇x地,漏極141的背部末端金屬層可用作屏蔽。應(yīng)該理解的是,包括在圖示的實施例中的單獨特征可以單獨使用或與任何公開的其它的實施例的特征組合使用。參考符號
      100LDM0S
      103水平方向
      105垂直方向
      107背面金屬化
      109襯底部分
      111外延襯底部分
      101襯底
      113P 下沉(P-sinker)
      115溝道區(qū)
      117源極區(qū)
      119漏極延伸區(qū)
      121漏極區(qū)
      125氧化層
      127柵極電極
      123互連
      129等離子體氧化層
      131第一導(dǎo)電屏蔽元件133第二導(dǎo)電屏蔽元件1;35源極電極137屏蔽連接橋138第二導(dǎo)電屏蔽元件的第一水平部分139第二導(dǎo)電屏蔽元件的垂直部分140第二導(dǎo)電屏蔽元件的第二水平部分141漏極電極343接觸通孔145輸入電容147屏蔽元件的輸入電容部分149反饋電容151LDM0S 100 的輸入電容153傳統(tǒng)LDMOS的輸入電容155LDM0S 100 的反饋電容157傳統(tǒng)LDMOS的反饋電容161、163、159源極-漏極電流
      權(quán)利要求
      1.一種半導(dǎo)體晶體管,包括半導(dǎo)體襯底(111),在所述半導(dǎo)體襯底中提供溝道區(qū)(11 和連接到溝道區(qū)的漏極延伸區(qū)(119);柵極電極(127),其配置為提供影響溝道區(qū)的電場;第一導(dǎo)電屏蔽元件(131),其沿與半導(dǎo)體襯底的主表面平行的水平方向延伸,并且布置在柵極電極一旁沿與所述水平方向垂直的垂直方向(10 與所述漏極延伸區(qū)分開;和第二導(dǎo)電屏蔽元件(133),其布置為沿垂直方向與第一導(dǎo)電屏蔽元件分開,其中柵極電極沿垂直方向突出于第一屏蔽元件。
      2.根據(jù)權(quán)利要求1所述的半導(dǎo)體晶體管,其中柵極電極沿垂直方向突出于第一屏蔽元件,超過第一屏蔽元件沿垂直方向范圍的1. 1倍,特別地超過1. 5倍。
      3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體晶體管,其中第一屏蔽元件和柵極電極沿水平方向之間的距離(dl)小于0. 3 μ m,特別地小于0. 2 μ m,更特別地小于0. 1 μ m。
      4.根據(jù)權(quán)利要求1到3中任一項所述的半導(dǎo)體晶體管,其中第一屏蔽元件和漏極延伸區(qū)沿垂直方向之間的距離(hi)介于50nm到200nm之間,特別地介于75nm到125nm之間。
      5.根據(jù)權(quán)利要求1到4中任一項所述的半導(dǎo)體晶體管,其中第一屏蔽元件的上表面和第二屏蔽元件的下表面部分之間的距離(h2)介于200nm到500nm之間,特別地介于300nm 到400nm之間。
      6.根據(jù)權(quán)利要求1到5中任一項所述的半導(dǎo)體晶體管,其中第二屏蔽元件包括沿水平方向延伸的第二屏蔽元件的下部水平部分(140);沿垂直方向延伸的第二屏蔽元件的垂直部分(139),所述垂直部分的末端連接到第二屏蔽元件的下部水平部分;和沿水平方向延伸且連接到第二屏蔽元件的垂直部分的另一個末端的第二屏蔽元件的上部水平部分 (138),其中柵極電極的上表面和第二屏蔽元件的上部水平部分的下表面之間的距離(h3)介于200nm到500nm之間,特別地介于300nm到400nm之間。
      7.根據(jù)權(quán)利要求6所述的半導(dǎo)體晶體管,其中第一屏蔽元件最接近柵極電極的邊緣和第二屏蔽元件的垂直部分最接近柵極電極的邊緣之間的距離(d2)介于200nm到500nm之間,特別地介于300nm到400nm之間。
      8.根據(jù)權(quán)利要求6或7所述的半導(dǎo)體晶體管,其中第二屏蔽元件的上部水平部分的一部分沿水平方向突出于柵極電極最接近第一屏蔽元件的側(cè)邊緣,特別地突出的數(shù)量介于柵極電極的上表面沿水平方向范圍的0. 1倍到0. 8倍之間。
      9.根據(jù)權(quán)利要求1到8中任一項所述的半導(dǎo)體晶體管,其中第二屏蔽元件(833)包圍柵極電極的上表面。
      10.根據(jù)權(quán)利要求1到9中任一項所述的半導(dǎo)體晶體管,其中第二屏蔽元件包括階梯式屏蔽(940),所述階梯式屏蔽沿水平方向部分地突出于第一屏蔽元件距柵極電極最遠(yuǎn)的側(cè)邊緣。
      11.根據(jù)權(quán)利要求1到10中任一項所述的半導(dǎo)體晶體管,還包括另一個第一屏蔽元件(1132,1232),所述另一個第一屏蔽元件沿水平方向延伸并且沿垂直方向布置在第一屏蔽元件和第二屏蔽元件之間,所述另一個第一屏蔽元件比第一屏蔽元件與柵極電極分開更遠(yuǎn)。
      12.根據(jù)權(quán)利要求1到11中任一項所述的半導(dǎo)體晶體管,還包括 源極區(qū)(117),設(shè)置在半導(dǎo)體襯底中,并且與所述溝道區(qū)相連,和源極電極(135),與源極區(qū)相連,其中第一屏蔽元件、另一個第一屏蔽元件和第二屏蔽元件的至少一個與源極電極相連。
      13.根據(jù)權(quán)利要求1到12中任一項所述的半導(dǎo)體晶體管,其中半導(dǎo)體襯底包括Si、 GaN, GaAs, AlGaN, SiC 和 AlN 的至少一種。
      14.根據(jù)權(quán)利要求1到13中任一項所述的半導(dǎo)體晶體管,還包括布置在溝道區(qū)上和漏極延伸區(qū)上且布置在柵極電極下和第一屏蔽元件下的氧化層(125)。
      15.根據(jù)權(quán)利要求14所述的半導(dǎo)體晶體管,配置為LDM0S。
      全文摘要
      公開了一種半導(dǎo)體晶體管,其包括半導(dǎo)體襯底(111),在所述半導(dǎo)體襯底上提供溝道區(qū)(115)和連接到溝道區(qū)的漏極延伸區(qū)(119);配置為提供影響溝道區(qū)的電場的柵極電極(127);第一導(dǎo)電屏蔽元件(131),其沿與半導(dǎo)體襯底的主表面平行的水平方向延伸并布置在柵極電極旁邊沿與所述水平方向垂直的垂直方向(105)與所述漏極延伸區(qū)分開;和第二導(dǎo)電屏蔽元件(133),其布置為沿垂直方向與第一導(dǎo)電屏蔽元件分開,其中柵極電極沿垂直方向突出于第一屏蔽元件。
      文檔編號H01L29/40GK102237410SQ20111011295
      公開日2011年11月9日 申請日期2011年4月28日 優(yōu)先權(quán)日2010年4月29日
      發(fā)明者斯蒂芬·J·C·H·首文 申請人:Nxp股份有限公司
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1