1.一種延時(shí)電路，其特征在于，包括：一脈沖產(chǎn)生電路，一快速充電保持電路以及一積分產(chǎn)生電路；其中，
所述脈沖產(chǎn)生電路用于產(chǎn)生一控制所述快速充電保持電路的第一電壓信號；
所述快速充電保持電路用于在所述第一電壓信號的作用下縮短所述積分產(chǎn)生電路的準(zhǔn)備時(shí)間；以及
所述積分產(chǎn)生電路用于控制所述延時(shí)電路的輸出信號的下降沿斜率。
2.如權(quán)利要求1所述的延時(shí)電路，其特征在于，所述快速充電保持電路包括：一第一晶體管，一第二晶體管，一第三晶體管以及一反相器；其中，
所述脈沖產(chǎn)生電路的輸出信號輸入至所述第一晶體管的柵極，同時(shí)經(jīng)過所述反相器后輸入至所述第三晶體管的柵極；
所述第一晶體管的漏極與所述第二晶體管的漏極連接于第一節(jié)點(diǎn)，源極連接于一供電電源；
所述第二晶體管的柵極與其漏極連接，源極連接于所述第三晶體管的漏極，所述第三晶體管的源極接地，所述第一節(jié)點(diǎn)的信號即為所述快速充電保持電路的輸出信號。
3.如權(quán)利要求2所述的延時(shí)電路，其特征在于，所述第一晶體管為PMOS晶體管。
4.如權(quán)利要求2所述的延時(shí)電路，其特征在于，所述第二晶體管和第三晶體管均為NMOS晶體管。
5.如權(quán)利要求2所述的延時(shí)電路，其特征在于，所述積分產(chǎn)生電路包括：一偏置電流源、一第四晶體管、一第五晶體管、一第六晶體管、一電阻以及一反饋電容；其中，
所述輸入信號輸入至所述第四晶體管的柵極和所述第五晶體管的柵極，所述第四晶體管的源極連接于所述偏置電流源，漏極與所述第五晶體管的漏極連接于一第二節(jié)點(diǎn)，所述第五晶體管的源極接地；
所述反饋電容的一端與所述第六晶體管的柵極連接于一第三節(jié)點(diǎn)，另一端連接于所述電阻的一端，所述電阻的另一端連接于所述第六晶體管的漏極，所述第六晶體管的漏極的信號即為所述積分產(chǎn)生電路的輸出信號；
所述第六晶體管的源極接地，所述第二節(jié)點(diǎn)連接于所述第三節(jié)點(diǎn)，所述第一節(jié)點(diǎn)連接于所述第三節(jié)點(diǎn)。
6.如權(quán)利要求5所述的延時(shí)電路，其特征在于，所述積分產(chǎn)生電路還包括一第七晶體管和一第八晶體管；其中，
所述第七晶體管的漏極連接于所述反饋電容的一端，柵極與其源極連接，并連接于所述第三節(jié)點(diǎn)；以及
所述第八晶體管的漏極連接于所述反饋電容的一端，柵極連接于所述輸入信號，源極接地。
7.如權(quán)利要求5所述的延時(shí)電路，其特征在于，所述第四晶體管為PMOS晶體管，第五晶體管和第六晶體管均為NMOS晶體管。
8.如權(quán)利要求5所述的延時(shí)電路，其特征在于，所述電阻為一多晶硅電阻。
9.如權(quán)利要求8所述的延時(shí)電路，其特征在于，所述電阻的阻值為200歐～500歐。
10.如權(quán)利要求1所述的延時(shí)電路，其特征在于，所述延時(shí)電路的輸出信號連接于一3.4MHz I2C總線上。