專利名稱：一種電路布局結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路布局結(jié)構(gòu)。特定言之，本發(fā)明涉及一種特殊的電路布局結(jié)構(gòu)。 在此等電路布局結(jié)構(gòu)中，被金屬層間介電層所圍繞的金屬內(nèi)連線與位于切割道中的金屬圖 形被適當?shù)馗綦x，以減低不良的電容效應(yīng)。
背景技術(shù)：
在半導(dǎo)體元件的制造過程中，經(jīng)常要使用蝕刻工藝以在預(yù)定的材料層中建立預(yù)定 的圖形。圖1-圖3例示在已知技術(shù)中，使用的傳統(tǒng)蝕刻程序以在預(yù)定的材料層中建立預(yù)定 圖形的過程。首先，請參考圖1，提供晶片100。晶片100上方已經(jīng)預(yù)先建立有多層的材料 層。例如，層間介電層Iio位于硅基材101上，而金屬接觸插塞(contact plug)lll，則位 于層間介電層110中并為層間介電層110所包圍。金屬層間介電層120則位于金屬接觸插 塞111上方，并覆蓋層間介電層110。蝕刻掩模130則形成在金屬層間介電層120上方，并 具有預(yù)定圖案131。蝕刻掩模130可為復(fù)合材料層的導(dǎo)電掩模，例如含有氮化鈦的金屬掩模 與四乙氧基硅烷(Tetraethoxysilane，TE0S)及/或低介電常數(shù)材料...等等的復(fù)合材料 層。其次，請參考圖2，使用適當?shù)奈g刻劑在等離子體環(huán)境下來蝕刻下方的金屬層間介 電層120，好將預(yù)定圖案131向下轉(zhuǎn)移至金屬層間介電層120中形成用來定義金屬導(dǎo)線的溝 槽121，并暴露出位于層間介電層110中的金屬接觸插塞111，如圖2所示。此等蝕刻程序 所形成的溝槽121可以用來形成金屬接觸插塞111的電連接。但是，發(fā)明人觀察到并非所有的溝槽121都可以順利的暴露出位于層間介電層 110中的金屬接觸插塞111，如圖3所示。有些區(qū)域，有些帶有電荷的蝕刻殘留物113，例如 高分子化合物，無法在適當?shù)奈g刻劑與等離子體環(huán)境下離開溝槽121，因此溝槽121中便堆 積了過多的蝕刻殘留物113。過多的蝕刻殘留物113阻塞了溝槽121的底部，使得位于層間 介電層110中的金屬接觸插塞111無法暴露出來，造成了瞎窗(opening fail)的結(jié)果。發(fā)明人推測過多的蝕刻殘留物113堆積的原因之一是，在進行蝕刻步驟時，常常 使用靜電裝置(圖未示)來固定晶片100。由于靜電裝置所產(chǎn)生的靜電，便很有可能透過 基材101誘導(dǎo)導(dǎo)電的金屬掩模130，例如氮化鈦掩模，與誘導(dǎo)位于切割道103中的金屬圖形 114，而形成一個不利的電容，進而吸引過多帶有電荷的蝕刻殘留物堆積在芯片區(qū)102的溝 槽121底部中，進而無法暴露其下方的金屬接觸插塞111，更無法有效形成電連接。于是仍然需要一種新穎的電路布局結(jié)構(gòu)，特別是當金屬內(nèi)連線鄰近安排有金屬圖 形的切割道時，更要避免過多的蝕刻殘留物會阻塞了溝槽而無法暴露出下方的金屬接觸插 塞的潛在問題，以提高蝕刻步驟的良率。

發(fā)明內(nèi)容
本發(fā)明即在提出一種新穎的電路布局結(jié)構(gòu)，能夠避免過多的蝕刻殘留物阻塞在溝 槽中，使得下方的金屬接觸插塞難以暴露出來的困難，尤其是當金屬掩模鄰近安排有金屬圖形的切割道時，可以避免過多的蝕刻殘留物阻塞在將要形成金屬內(nèi)連線的溝槽中，使得 金屬內(nèi)連線與下方的金屬接觸難以形成電連接的問題。本發(fā)明首先提出一種電路布局結(jié)構(gòu)，包含金屬內(nèi)連線、金屬層間介電層、切割道以 及金屬圖形。金屬層間介電層環(huán)繞金屬內(nèi)連線，使得在給定區(qū)域內(nèi)，金屬層間介電層的面積 大于金屬內(nèi)連線面積的9倍。同時，金屬圖形位于切割道中且鄰近金屬層間介電層與金屬 內(nèi)連線，使得切割道距離金屬內(nèi)連線超過250微米。本發(fā)明其次提出一種電路布局結(jié)構(gòu)，包含金屬內(nèi)連線、金屬層間介電層、切割道以 及金屬圖形。金屬層間介電層環(huán)繞金屬內(nèi)連線，使得在給定區(qū)域內(nèi)，金屬層間介電層的面積 大于金屬內(nèi)連線面積的9倍。同時，金屬圖形位于切割道中，而金屬圖形位于鄰近金屬層間 介電層與金屬內(nèi)連線的給定區(qū)域內(nèi)，金屬圖形的面積小于給定區(qū)域面積的1/4倍。本發(fā)明又再提出一種電路布局結(jié)構(gòu)，包含基材、淺溝槽隔離、金屬圖形、切割道以 及層間介電層。淺溝槽隔離位于基材中，又位于切割道中的金屬圖形則直接位于淺溝槽隔 離上，使得層間介電層位于基材上并環(huán)繞金屬圖形。本發(fā)明所提出的多種電路布局結(jié)構(gòu)，均能適當?shù)馗綦x被金屬層間介電層所圍繞的 金屬內(nèi)連線區(qū)域與位于切割道中的金屬圖形，所以可以有效地降低金屬掩模與鄰近的金屬 圖形間的電容效應(yīng)。


圖1-圖3例示在已知技術(shù)中，使用的傳統(tǒng)蝕刻工藝以在預(yù)定的材料層中建立預(yù)定圖形的過程。
圖4A例示本發(fā)明電路布局結(jié)構(gòu)的第-一實施例的剖視圖。
圖4B例示本發(fā)明電路布局結(jié)構(gòu)的第-一實施例的俯視圖。
圖4C例示本發(fā)明電路布局結(jié)構(gòu)的第-一實施例的蝕刻時結(jié)構(gòu)的剖視圖。
圖5A例示本發(fā)明電路布局結(jié)構(gòu)的第:二實施例的剖視圖。
圖5B例示本發(fā)明電路布局結(jié)構(gòu)的第:二實施例的俯視圖。
圖5C例示本發(fā)明電路布局結(jié)構(gòu)的第:二實施例的蝕刻時結(jié)構(gòu)的剖視圖。
圖6例示本發(fā)明電路布局結(jié)構(gòu)的第三實施例的剖視圖。
附圖標記說明
100曰tl· 曰曰/T
101基材
102芯片區(qū)
103切割道
110層間介電層
111金屬圖形
121接觸窗
113蝕刻殘留物
114金屬圖形
120金屬層間介電層
130蝕刻掩模
131預(yù)定圖案
200//300//400電路布局結(jié)構(gòu)
201//301//401基材
210//310//410層間介電層
220//320//420金屬接觸
230//330；/430切割道
240340/440 金屬圖形
250//350；/450金屬層間介電層
251//351//451金屬內(nèi)連線
252/;352金屬掩模
253/々53溝積S
260//360；/370給定區(qū)域
280/,380//480芯片區(qū)
354 偽環(huán)
402淺溝槽隔離
具體實施例方式本發(fā)明提供多種新穎的電路布局結(jié)構(gòu)。在本發(fā)明所提供的電路布局結(jié)構(gòu)中，可以 適當?shù)馗綦x金屬掩模與位于切割道中的金屬圖形，好降低金屬掩模與金屬圖形間的電荷感 應(yīng)。因此可以避免在蝕刻步驟中，過多的蝕刻殘留物阻塞在溝槽中，妨礙蝕刻工藝進行，使 得下方的金屬接觸插塞難以暴露出來的困難。尤其是當金屬掩模鄰近安排有金屬圖形的切 割道時，不會有過多的蝕刻殘留物阻塞在制備金屬內(nèi)連線的金屬層間介電層的溝槽中，因 而能有效避免了金屬內(nèi)連線與下方的金屬接觸插塞難以形成電連接的問題。圖4A例示本發(fā)明電路布局結(jié)構(gòu)的第一實施例的剖視圖。在本發(fā)明第一實施例中， 電路布局結(jié)構(gòu)200包含基材201、層間介電層(ILD) 210、金屬接觸插塞220、切割道230、金 屬圖形M0、金屬層間介電層(IMD) 250以及金屬內(nèi)連線251。基材201可以為半導(dǎo)體基材， 例如硅。金屬內(nèi)連線251可以為鑲嵌圖案，例如單鑲嵌圖案或是雙鑲嵌圖案，并為金屬層間 介電層250所環(huán)繞。在電路布局結(jié)構(gòu)200中，切割道230之中具有金屬圖形M0。層間介電層210位于 基材210上，并圍繞金屬圖形M0。金屬圖形240可以包含金屬，特別是鎢。另外，層間介電 層210與位于層間介電層210上的金屬層間介電層250可以分別包含一種或多種的介電材 料，例如氧化硅、氮氧化硅、氮化硅、四乙氧基硅烷與低介電常數(shù)材料，等等。金屬圖形MO的位置雖然位于切割道230之中，但是鄰近層間介電層210與金屬 內(nèi)連線251。本發(fā)明電路布局結(jié)構(gòu)設(shè)置較少的金屬內(nèi)連線，舉例而言，如圖4B所示，在給定 區(qū)域沈0內(nèi)，金屬層間介電層250的面積大于金屬內(nèi)連線251面積的9倍以上，金屬內(nèi)連線 251只占給定區(qū)域沈0的10%以下，在此情況下，若是使用傳統(tǒng)的蝕刻方式，所使用的導(dǎo)電 掩模(圖未示)的面積極大，造成導(dǎo)電掩模與金屬圖形240間發(fā)生嚴重的電容效應(yīng)，進而使 得蝕刻時蝕刻殘留物阻塞。因此，為解決電容效應(yīng)問題，本發(fā)明電路布局結(jié)構(gòu)的特征之一在于，安排金屬內(nèi)連線251，使得金屬內(nèi)連線251離切割道230的距離d至少為250微米。如此一來，足夠大的 距離使得蝕刻時的溝槽，即圖4A的金屬內(nèi)連線251被電容效應(yīng)影響的可能會減到最小。分析結(jié)果顯示，如圖4C所示，如果蝕刻時的金屬掩模252位于鄰近切割道230的 芯片區(qū)觀0，而切割道230中鄰近金屬掩模252附近的位置有金屬圖形對0，特別是大塊或 群聚數(shù)量高的鎢，因為距離d至少為250微米的結(jié)構(gòu)設(shè)計，降低了電荷感應(yīng)，所以不會在溝 槽253底部中堆積了過多的蝕刻殘留物，而可以暴露出位于層間介電層210中的金屬接觸 插塞220的結(jié)果。本發(fā)明其次提出另一種電路布局結(jié)構(gòu)。圖5A例示本發(fā)明電路布局結(jié)構(gòu)的第二 實施例的剖視圖。在本發(fā)明第二實施例中，電路布局結(jié)構(gòu)300包含基材301、層間介電層 (ILD) 310、金屬接觸插塞320、切割道330、金屬圖形340、金屬層間介電層(IMD) 350以及金 屬內(nèi)連線351。基材301可以為半導(dǎo)體基材，例如硅。金屬內(nèi)連線351可以為鑲嵌結(jié)構(gòu)，例 如單鑲嵌圖案或是雙鑲嵌圖案，而金屬層間介電層350為所環(huán)繞。在電路布局結(jié)構(gòu)300里，切割道330的中有金屬圖形340。層間介電層310則分別 圍繞金屬接觸插塞320與金屬圖形340。金屬圖形340可以包含金屬，特別是鎢。另外，層 間介電層310與金屬層間介電層350可以分別包含一種或多種的介電材料，例如氧化硅、氮 氧化硅、氮化硅、四乙氧基硅烷與低介電常數(shù)材料，等等。還有，請參考圖5B，例示本發(fā)明電路布局結(jié)構(gòu)的第二實施例的俯視圖。金屬層間介 電350環(huán)繞金屬內(nèi)連線351。金屬內(nèi)連線351就是使用導(dǎo)電掩模(圖未示)蝕刻金屬層間 介電350步驟加上沉積金屬以及平坦化步驟所形成的圖案化金屬層。金屬內(nèi)連線層351具 有彎折的形狀。金屬圖形340的位置位于切割道330之中，而且部分的金屬圖形340有可 能會鄰近金屬層間介電350與金屬內(nèi)連線351。本發(fā)明電路布局結(jié)構(gòu)設(shè)置較少的金屬內(nèi)連 線，舉例而言，如圖5B所示，在給定區(qū)域360內(nèi)，金屬層間介電層350的面積大于金屬內(nèi)連 線351面積的9倍以上，金屬內(nèi)連線351只占給定區(qū)域360的10%以下，在此情況下，若是 使用傳統(tǒng)的蝕刻方式，所使用的導(dǎo)電掩模的面積極大，將造成導(dǎo)電掩模與金屬圖形340間 的發(fā)生嚴重的電容效應(yīng)，進而使得蝕刻時蝕刻殘留物阻塞。因此，本發(fā)明電路布局結(jié)構(gòu)采取降低金屬圖形340所占面積的方式，來減低電容 效應(yīng)，如圖5B所示，在給定區(qū)域370內(nèi)又鄰近金屬層間介電層350與金屬內(nèi)連線351的金 屬圖形340，金屬圖形340的面積遠小于給定區(qū)域370的面積。如此一來，給定區(qū)域370中 便沒有過多的金屬圖形340會與鄰近的金屬掩模(圖未示)產(chǎn)生不良的電容效應(yīng)。優(yōu)選 地，金屬圖形340的面積小于或等于給定區(qū)域370面積的1/4倍。所謂的給定區(qū)域370，是 指包含有金屬圖形340的預(yù)定區(qū)域。給定區(qū)域370優(yōu)選者為矩形。分析結(jié)果顯示，如圖5C所示，如果蝕刻時的金屬掩模352位于鄰近切割道330的 芯片區(qū)380，而切割道330中鄰近金屬掩模352附近的位置有金屬圖形340，可能是因為前 述的電容效應(yīng)最為明顯，所以最容易在溝槽353底部堆積過多的蝕刻殘留物。但是本發(fā)明 結(jié)構(gòu)設(shè)計，不會有這樣的問題，層間介電層310中的金屬接觸320可以暴露出來。視情況需 要，切割道330中的金屬掩模352還可以設(shè)計有偽環(huán)(dummy ring) 354，來減低前述的電容 效應(yīng)。金屬圖形340可以是任何會位于切割道330中的金屬圖形，通常由金屬所形成。 例如金屬圖形340可以是用于接觸對準的記號(contact alignment mark)、接觸記號(contact AIM mark)、光學(xué)記號(SCM mark)、AA 標志(active area box logo)、CD 條標志 (critical dimension bar logo)或是其他金屬制的圖形，例如十字記號，等等。以上的多 種圖形可以使用不同的方式來減少總面積。例如，接觸對準的記號(contact alignment mark)在數(shù)量上眾多，例如，9個記號 時，就可以適當?shù)販p少記號的數(shù)量，例如從9個減少至7個，而在不影響功能的前提下，來減 少記號的總面積，或是完全移除之。另一方面，對于AA標志或是CD條標志，可以減小字型， 或是以點狀圖形來取代實心圖形的方式來減少總面積。還有，像是十字記號，則可以使用空 心圖形來取代實心圖形，來減少總面積。換句話說，只要是在不影響功能的前提下，可以使 用多種不同的可能方法來減少記號的總面積。本發(fā)明又提出另一種電路布局結(jié)構(gòu)。圖6例示本發(fā)明電路布局結(jié)構(gòu)的第三實施例 的剖視圖。在本發(fā)明第三實施例中，電路布局結(jié)構(gòu)400包含基材401、淺溝槽隔離402、層間 介電層410、金屬接觸插塞420、切割道430、金屬圖形440、金屬層間介電層450以及金屬內(nèi) 連線451?；?01可以為半導(dǎo)體基材，例如硅。在電路布局結(jié)構(gòu)400里，淺溝槽隔離402位于基材401之中。另外，電路布局結(jié)構(gòu) 400里還有切割道430，使得切割道430之中有金屬圖形440。金屬圖形440即直接位于淺 溝槽隔離402上。金屬圖形440可以包含金屬，特別是鎢。層間介電層410則位于基材401 之上，并分別包圍金屬圖形440與金屬接觸插塞420?？梢允褂靡阎牟襟E來建立淺溝槽隔 離402，而只需修改用來建立淺溝槽隔離402的光掩模圖案即可，這使得本發(fā)明電路布局結(jié) 構(gòu)400與傳統(tǒng)的半導(dǎo)體工藝相容。金屬內(nèi)連線451即位于層間介電層410上，并鄰近金屬圖形440。金屬內(nèi)連線451 還會被同樣位于層間介電層410上的金屬層間介電層450所環(huán)繞。金屬內(nèi)連線451與金屬 層間介電層450可能還會一起形成鑲嵌結(jié)構(gòu)，例如單鑲嵌圖案或是雙鑲嵌圖案。層間介電層410與金屬層間介電層450可以分別包含一種或多種的介電材料，例 如氧化硅、氮氧化硅、氮化硅、四乙氧基硅烷與低介電常數(shù)材料，等等。位于基材401與金屬 內(nèi)連線451之間則是金屬接觸插塞420。金屬接觸插塞420會直接接觸金屬內(nèi)連線451。分析結(jié)果顯示，如果金屬層間介電層450中的金屬內(nèi)連線451位于鄰近切割道430 的芯片區(qū)480，而切割道430中鄰近金屬內(nèi)連線451附近的位置有金屬圖形440，可能是因 為前述的電容效應(yīng)最為明顯，而造成了位于層間介電層410中的金屬接觸插塞420無法暴 露出的結(jié)果。此外，在進行蝕刻步驟時，常常使用靜電裝置(圖未示)來固定晶片。由于靜電裝 置所產(chǎn)生的靜電，便很有可能透過基材401誘導(dǎo)導(dǎo)電掩模(圖未示)，與位于切割道430之 中的金屬圖形440形成一個不利的電容，進而吸引過多帶有電荷的蝕刻殘留物堆積在溝槽 (圖未示)中。由于本發(fā)明的金屬圖形440直接位于淺溝槽隔離402上，淺溝槽隔離402即 會隔離基材401與金屬圖形440，使得金屬圖形440不容易被基材401誘導(dǎo)。如此一來，由于淺溝槽隔離402的電性隔絕，導(dǎo)電掩模(圖未示)，與位于切割道 430之中的金屬圖形440便不容易形成電容。即使導(dǎo)電光掩模(圖未示)與金屬圖形440 形成電容，也因為淺溝槽隔離402的厚度，所產(chǎn)生的電容效應(yīng)亦相對很小。本發(fā)明提供多種能夠減低金屬內(nèi)連線與鄰近的金屬圖形間電容效應(yīng)的電路布局 結(jié)構(gòu)。本發(fā)明電路布局結(jié)構(gòu)具有增加蝕刻良率，避免蝕刻殘留物堆積，造成瞎窗的優(yōu)點。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的等同變化與修 飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種電路布局結(jié)構(gòu)，包含 金屬內(nèi)連線；金屬層間介電層，環(huán)繞該金屬內(nèi)連線，其中在給定區(qū)域內(nèi)，該金屬層間介電層的面積大 于該金屬內(nèi)連線區(qū)域面積的9倍；切割道，距離該金屬內(nèi)連線超過250微米；以及 金屬圖形，位于該切割道中且鄰近該金屬層間介電層與該金屬內(nèi)連線。
2.如權(quán)利要求1的電路布局結(jié)構(gòu)，其具有鑲嵌結(jié)構(gòu)。
3.一種電路布局結(jié)構(gòu)，包含 金屬內(nèi)連線；金屬層間介電層，環(huán)繞該金屬內(nèi)連線，其中在給定區(qū)域內(nèi)，該金屬層間介電的面積大于 該金屬內(nèi)連線面積的9倍；切割道，鄰近該金屬層間介電層與該金屬內(nèi)連線；以及金屬圖形，位于該切割道中，其中在鄰近該金屬層間介電與該金屬內(nèi)連線的給定區(qū)域 內(nèi)，該金屬圖形位于該給定區(qū)域中且該金屬圖形的面積小于該給定區(qū)域的1/4倍。
4.如權(quán)利要求3的電路布局結(jié)構(gòu)，其具有鑲嵌結(jié)構(gòu)。
5.如權(quán)利要求3的電路布局結(jié)構(gòu)，其中該金屬內(nèi)連線具有彎曲形狀。
6.如權(quán)利要求3的電路布局結(jié)構(gòu)，其中該金屬圖形包含空心圖形。
7.如權(quán)利要求3的電路布局結(jié)構(gòu)，其中該金屬圖形包含點狀圖形。
8.如權(quán)利要求3的電路布局結(jié)構(gòu)，其中該給定區(qū)域呈矩形。
9.一種電路布局結(jié)構(gòu)，包含 基材；淺溝槽隔離，位于該基材中；金屬圖形，位于切割道中，并直接位于該淺溝槽隔離上；以及 層間介電層，位于該基材上并圍繞該金屬圖形。
10.如權(quán)利要求9的電路布局結(jié)構(gòu)，還包含金屬內(nèi)連線，位于該層間介電層上并鄰近該金屬圖形；以及 金屬層間介電層，位于該層間介電層上并環(huán)繞該金屬內(nèi)連線。
11.如權(quán)利要求10的電路布局結(jié)構(gòu)，其中該金屬內(nèi)連線與該金屬層間介電層一起形成 鑲嵌結(jié)構(gòu)。
12.如權(quán)利要求10的電路布局結(jié)構(gòu)，還包含金屬接觸插塞，位于該基材與該金屬內(nèi)連線之間并直接接觸該金屬內(nèi)連線。
13.如權(quán)利要求9的電路布局結(jié)構(gòu)，其中該淺溝槽隔離隔離該基材與該金屬圖形。
全文摘要
本發(fā)明揭示一種電路布局結(jié)構(gòu)，包含環(huán)繞金屬內(nèi)連線的金屬層間介電層與位于切割道中的金屬圖形。切割道鄰近此金屬層間介電層與此金屬內(nèi)連線，而且金屬內(nèi)連線或金屬圖形被適當?shù)馗綦x以減低電容效應(yīng)。
文檔編號H01L23/528GK102074548SQ20091022593
公開日2011年5月25日 申請日期2009年11月23日 優(yōu)先權(quán)日2009年11月23日
發(fā)明者劉山, 張瑜, 白世杰, 蔡青龍 申請人:聯(lián)華電子股份有限公司