本公開涉及半導(dǎo)體器件和制造半導(dǎo)體器件的方法。特別是，本描述涉及具有高k柵極電介質(zhì)多層層疊結(jié)構(gòu)的半導(dǎo)體器件，例如包括碳化硅(sic)主體的那些半導(dǎo)體器件。

背景技術(shù)：

1、在半導(dǎo)體的制造中，合期望的是即使隨著器件由于不斷發(fā)展的縮放而變得更小也改進(jìn)晶體管性能。由于例如短溝道效應(yīng)，利用常規(guī)的柵極電介質(zhì)的減小的縮放一般除了其它方面之外還產(chǎn)生在mos晶體管的可靠性上的問題?？梢岳酶遦電介質(zhì)材料來替換sio2電介質(zhì)材料以改進(jìn)器件性能，因?yàn)榭梢酝ㄟ^提供相似的等效氧化物厚度(eot)來減小電介質(zhì)的實(shí)際厚度。然而，由于高k柵極材料相比于sio2的更低的能帶偏移，描述了顯著的電子隧穿效應(yīng)。

2、鑒于以上，本公開旨在解決以上問題并且在減小半導(dǎo)體器件的縮放的同時改進(jìn)那些半導(dǎo)體器件的性能，尤其是具有sic主體的那些半導(dǎo)體器件。

技術(shù)實(shí)現(xiàn)思路

1、根據(jù)實(shí)施例，半導(dǎo)體器件可以包括碳化硅主體，以下稱為sic主體，其包括第一導(dǎo)電類型的漂移區(qū)、第二導(dǎo)電類型的主體區(qū)、第一導(dǎo)電類型的源極區(qū)和柵極結(jié)構(gòu)。柵極結(jié)構(gòu)可以包括柵極電極和將柵極電極與sic主體隔離的柵極電介質(zhì)，其中柵極結(jié)構(gòu)可以是相鄰于源極區(qū)、主體區(qū)和漂移區(qū)部署的。柵極電介質(zhì)可以包括多層層疊結(jié)構(gòu)，其包括第一電介質(zhì)材料和第二電介質(zhì)材料的交替的層，其中第一電介質(zhì)材料和第二電介質(zhì)材料具有4或更高的介電常數(shù)(k值)。根據(jù)實(shí)施例，第一電介質(zhì)材料可以具有比第二電介質(zhì)材料高至少0.3ev的導(dǎo)帶偏移和低至少0.3ev的價帶偏移，或者反之亦然。在本公開的上下文中，如果沒有以不同方式描述，則價帶偏移和導(dǎo)帶偏移是分別對于碳化硅價帶和碳化硅導(dǎo)帶計(jì)算的。

2、根據(jù)另外的實(shí)施例，第一電介質(zhì)材料可以具有高的導(dǎo)帶偏移但是低的價帶偏移，并且第二電介質(zhì)材料可以具有低的導(dǎo)帶偏移但是高的價帶偏移，或者反之亦然。柵極電介質(zhì)中的這種特定的多層層疊布置組合了在柵極電介質(zhì)堆疊中使用具有高k值的材料而沒有跨其的過多的隧穿電流的可能性。

3、根據(jù)術(shù)語“高”和“低”，其意味著導(dǎo)帶或價帶的能級分別具有至少1.0ev、更特別地1.5ev或更多的偏移，以被認(rèn)為是足夠高的以抑制載流子隧穿通過柵極電介質(zhì)。如果電介質(zhì)的能級具有分別與價帶或?qū)У男∮?.0ev、更特別地0.7ev或更小的差，則認(rèn)為偏移是低的。

4、在另一實(shí)施例中，半導(dǎo)體器件可以包括sic主體，其包括第一導(dǎo)電類型的漂移區(qū)、第二導(dǎo)電類型的主體區(qū)、第一導(dǎo)電類型的源極區(qū)和柵極結(jié)構(gòu)。柵極結(jié)構(gòu)可以包括柵極電極和將柵極電極與sic主體隔離的柵極電介質(zhì)，其中柵極結(jié)構(gòu)是相鄰于源極區(qū)、主體區(qū)和漂移區(qū)部署的。根據(jù)該實(shí)施例的柵極電介質(zhì)可以包括多層層疊結(jié)構(gòu)，其包括第一電介質(zhì)材料和第二電介質(zhì)材料的交替的層，第一電介質(zhì)材料包括或者是氧化硅，第二電介質(zhì)材料具有4或更高的介電常數(shù)(k值)，其中第一電介質(zhì)材料的層的厚度為至多5nm，并且柵極電介質(zhì)包括第一電介質(zhì)材料的層作為多層層疊結(jié)構(gòu)的第一層和最后一層。柵極電介質(zhì)中與例如氧化硅的規(guī)則柵極電介質(zhì)組合的這種多層層疊允許在柵極電介質(zhì)堆疊中使用具有高k值的材料以用于減小柵極電介質(zhì)的厚度，并且同時避免了由于在多層層疊結(jié)構(gòu)中使用的電介質(zhì)材料的更高的介電常數(shù)而跨該多層層疊結(jié)構(gòu)的過多的隧穿電流。

5、本公開進(jìn)一步描述了用于制造包括碳化硅(sic)主體的半導(dǎo)體器件的方法，其中sic主體可以包括第一導(dǎo)電類型的漂移區(qū)、第二導(dǎo)電類型的主體區(qū)和第一導(dǎo)電類型的源極區(qū)。sic主體可以被提供有柵極結(jié)構(gòu)，柵極結(jié)構(gòu)包括柵極電極和將柵極電極與sic主體隔離的柵極電介質(zhì)，其中柵極結(jié)構(gòu)可以是相鄰于源極區(qū)、主體區(qū)和漂移區(qū)部署的。在該實(shí)施例中，柵極電介質(zhì)可以被以多層層疊結(jié)構(gòu)沉積在sic主體的部分上，多層層疊結(jié)構(gòu)包括第一電介質(zhì)材料和第二電介質(zhì)材料的交替的層，其中第一電介質(zhì)材料和第二電介質(zhì)材料具有4或更高的介電常數(shù)(k值)。根據(jù)實(shí)施例，第一電介質(zhì)材料具有比第二電介質(zhì)材料高至少0.3ev的導(dǎo)帶偏移和低至少0.3ev的價帶偏移，或者反之亦然。根據(jù)另一實(shí)施例，第一電介質(zhì)材料具有高的導(dǎo)帶偏移但是低的價帶偏移，并且第二電介質(zhì)材料具有低的導(dǎo)帶偏移但是高的價帶偏移，或者反之亦然，其中偏移是分別對于碳化硅價帶和導(dǎo)帶計(jì)算的。根據(jù)另外的替代，第一電介質(zhì)材料包括或者是氧化硅，并且第二電介質(zhì)材料具有4或更高的介電常數(shù)(k值)，其中第一電介質(zhì)材料的層的厚度為至多5nm，并且柵極電介質(zhì)包括第一電介質(zhì)材料的層作為多層層疊結(jié)構(gòu)的第一層和最后一層。在柵極電介質(zhì)堆疊中特定地堆疊高k材料的方法使得能夠?qū)崿F(xiàn)所獲取的半導(dǎo)體器件的規(guī)模減小和用于改進(jìn)這些半導(dǎo)體器件的可靠性和性能的界面功函數(shù)工程。

6、本領(lǐng)域技術(shù)人員在閱讀以下詳細(xì)描述和察看隨附附圖時將認(rèn)識到附加的特征和優(yōu)點(diǎn)。

技術(shù)特征：

1.一種包括碳化硅(sic)主體的半導(dǎo)體器件，包括：

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中第一電介質(zhì)材料具有高的導(dǎo)帶偏移但是低的價帶偏移并且第二電介質(zhì)材料具有低的導(dǎo)帶偏移但是高的價帶偏移，或者反之亦然，其中偏移是分別對于碳化硅價帶和導(dǎo)帶計(jì)算的。

3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體器件，其中柵極結(jié)構(gòu)包括柵極溝槽，柵極溝槽被部署在sic主體中并且相鄰于源極區(qū)，柵極溝槽具有比主體區(qū)的深度大并且比漂移區(qū)的深度小的深度，

4.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的半導(dǎo)體器件，進(jìn)一步包括電接觸源極區(qū)的源極金屬，其中層間電介質(zhì)將柵極電極與源極金屬隔離，其中柵極電極由多晶硅(多晶si)制成或者包括多晶硅(多晶si)，以及

5.根據(jù)權(quán)利要求1至3中的任何一項(xiàng)所述的半導(dǎo)體器件，進(jìn)一步包括電接觸源極區(qū)的源極金屬，其中層間電介質(zhì)將柵極電極與源極金屬隔離，其中柵極電極是金屬柵極電極或者包括金屬柵極電極，以及

6.根據(jù)權(quán)利要求1至3中的任何一項(xiàng)所述的半導(dǎo)體器件，進(jìn)一步包括電接觸源極區(qū)的源極金屬，其中層間電介質(zhì)將柵極電極與源極金屬隔離，

7.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的半導(dǎo)體器件，其中柵極電介質(zhì)包括具有第一電介質(zhì)材料的層中的至少兩個和具有第二電介質(zhì)材料的層中的至少兩個。

8.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的半導(dǎo)體器件，其中柵極電介質(zhì)或?qū)娱g電介質(zhì)多層結(jié)構(gòu)包括第三或進(jìn)一步的電介質(zhì)材料層，其包括從基于si、基于al或不同于第一電介質(zhì)材料和第二電介質(zhì)材料的高k電介質(zhì)材料選擇的材料。

9.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的半導(dǎo)體器件，其中柵極電介質(zhì)進(jìn)一步包括界面電介質(zhì)層，界面電介質(zhì)層被部署在sic主體的至少一部分與多層層疊結(jié)構(gòu)的第一層之間。

10.根據(jù)前述權(quán)利要求所述的半導(dǎo)體器件，其中界面電介質(zhì)層包括氧化硅。

11.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的半導(dǎo)體器件，其中第一電介質(zhì)材料和第二電介質(zhì)材料具有低于7.0ev的帶隙。

12.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的半導(dǎo)體器件，其中第一電介質(zhì)材料具有至少1.0ev的對于sic主體材料的導(dǎo)帶的偏移并且第二電介質(zhì)材料具有至少1.0ev的對于sic主體材料的價帶的偏移，或者第一電介質(zhì)材料具有至少1.0ev的對于sic主體材料的價帶的偏移并且第二電介質(zhì)材料具有至少1.0ev的對于sic主體材料的導(dǎo)帶的偏移。

13.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的半導(dǎo)體器件，其中層間電介質(zhì)和柵極電介質(zhì)中的至少之一具有比氧化硅(sio2)高的總的k值并且包括多層層疊結(jié)構(gòu)，多層層疊結(jié)構(gòu)包括具有低于7.0ev的帶隙的第一電介質(zhì)材料和具有低于7.0ev的帶隙的第二電介質(zhì)材料的交替的層，其中第一電介質(zhì)材料具有至少0.8ev的對于sic主體材料的導(dǎo)帶或源極金屬的偏移并且第二電介質(zhì)材料具有至少0.8ev的對于sic主體材料的價帶或源極金屬的偏移。

14.根據(jù)前述權(quán)利要求中的任何一項(xiàng)所述的半導(dǎo)體器件，其中多層層疊結(jié)構(gòu)中的層的厚度跨柵極電介質(zhì)或?qū)娱g電介質(zhì)中的至少之一的厚度而變化。

15.一種包括碳化硅(sic)主體的半導(dǎo)體器件，包括：

16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中多層層疊結(jié)構(gòu)包括第三或進(jìn)一步的電介質(zhì)材料層，其包括從基于si、基于al或不同于第一電介質(zhì)材料和第二電介質(zhì)材料的高k電介質(zhì)材料選擇的材料。

17.根據(jù)權(quán)利要求15或權(quán)利要求16所述的半導(dǎo)體器件，其中柵極結(jié)構(gòu)包括柵極溝槽，柵極溝槽被部署在sic主體中并且相鄰于源極區(qū)，柵極溝槽具有比主體區(qū)的深度大并且比漂移區(qū)的深度小的深度，

18.一種用于制造包括碳化硅(sic)主體的半導(dǎo)體器件的方法，其中sic主體包括第一導(dǎo)電類型的漂移區(qū)、第二導(dǎo)電類型的主體區(qū)和第一導(dǎo)電類型的源極區(qū)；并且其中sic主體被提供有柵極結(jié)構(gòu)，柵極結(jié)構(gòu)包括柵極電極和將柵極電極與sic主體隔離的柵極電介質(zhì)，其中柵極結(jié)構(gòu)是相鄰于源極區(qū)、主體區(qū)和漂移區(qū)部署的；

19.根據(jù)權(quán)利要求17所述的用于制造半導(dǎo)體器件的方法，其中基于鄰接于柵極電極的電介質(zhì)材料層的價帶偏移和導(dǎo)帶偏移來調(diào)整柵極電極的費(fèi)米能級。

技術(shù)總結(jié)
公開了包括高K柵極電介質(zhì)多層層疊結(jié)構(gòu)的半導(dǎo)體器件和用于制造該器件的方法。描述了一種包括SiC主體的半導(dǎo)體器件，其具有柵極結(jié)構(gòu)，柵極結(jié)構(gòu)包括柵極電介質(zhì)，柵極電介質(zhì)具有特定的多層層疊結(jié)構(gòu)，多層層疊結(jié)構(gòu)包括具有4或更高的介電常數(shù)的第一電介質(zhì)材料和第二電介質(zhì)材料的交替的層。進(jìn)一步描述了用于制造如之前提及的這樣的包括SiC主體的半導(dǎo)體器件的方法。

技術(shù)研發(fā)人員：A·蒂爾克,S·克勞斯,T·艾興格,W·萊納特,F·J·桑托斯羅德里格斯
受保護(hù)的技術(shù)使用者：英飛凌科技股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/5