專(zhuān)利名稱：金屬銅與鎳硅化合物的的疊層接觸結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬 于微電子技術(shù)領(lǐng)域，具體涉及一種用于銅與鎳硅化合物直接接觸的疊層結(jié)構(gòu)及其制備方法。
背景技術(shù)：
當(dāng)今半導(dǎo)體器件不斷朝著高效化、小型化的方向進(jìn)步，作為半導(dǎo)體產(chǎn)業(yè)支柱的 CMOS器件更是沿著摩爾定律的方向飛速發(fā)展。由于器件集成度的提升，器件的高速度、低功耗等一直是CMOS器件所要解決的重要問(wèn)題，為此，人們不斷探究改善這些問(wèn)題的工藝方法，其中很多成熟方案被應(yīng)用于工業(yè)化生產(chǎn)當(dāng)中。CMOS工藝的發(fā)展進(jìn)步體現(xiàn)在整個(gè)工藝過(guò)程的各個(gè)方面。對(duì)于現(xiàn)代CMOS后端工藝中的互連工藝，鋁互連工藝已經(jīng)逐步被銅互連工藝所取代，因?yàn)殂~電阻率較小，且具有更好的抗電遷移特性。另外，與鋁互連線相比，銅互連線的寄生電容要小，具有同等甚至更強(qiáng)的電流承載能力，這意味著采用銅互連后，器件內(nèi)的互連導(dǎo)線的功率損耗更小，器件可以做的更小、更密集且更穩(wěn)定。對(duì)于傳統(tǒng)的CMOS后端工藝中的通孔填充材料，一般采用鎢塞，這是由于與鋁塞相比，鎢塞的淀積具有更好的保形性，可以更好地填充通孔，且鎢具有良好的熱穩(wěn)定性和抗電遷移特性。不過(guò)，在銅互連工藝日益成熟的今天，銅塞與鎢塞相比卻有更大的優(yōu)越性。首先， 銅的電鍍技術(shù)具有深鍍能力，可以良好的填充通孔，且銅亦具有高的熔點(diǎn)和熱穩(wěn)定性，因此銅塞可以具備鎢塞所具有的優(yōu)點(diǎn)。進(jìn)一步，銅塞由于其低的電阻，高的導(dǎo)電性，因此可以很好地降低通孔的功率損耗，從而降低整個(gè)器件的功耗，提升器件速度，為提升芯片的集成度和穩(wěn)定性提供了有利條件。因此采用銅塞替代鎢塞具有很好的產(chǎn)業(yè)化前景。然而，銅互連本身也具有一些限制因素，很?chē)?yán)重的一個(gè)問(wèn)題來(lái)自于銅在介質(zhì)中的快速擴(kuò)散能力，這說(shuō)明在電鍍銅之前需要在通孔內(nèi)首先形成銅的擴(kuò)散阻擋層。而另一方面，對(duì)于CMOS第一層互連的通孔填充，由于該級(jí)通孔與MOSFET源/漏/柵極的鎳硅化合物電極直接相連，而鎳硅化合物的熱穩(wěn)定性不佳，如何保證銅的擴(kuò)散阻擋層與鎳硅化合物的穩(wěn)定接觸也是一件相當(dāng)困難的問(wèn)題，亟待人們?nèi)ソ鉀Q。因此，設(shè)計(jì)合適的銅與鎳硅化合物的穩(wěn)定接觸結(jié)構(gòu)，將成為銅塞在填充通孔方面應(yīng)用需要克服的重大問(wèn)題，對(duì)該接觸結(jié)構(gòu)的研究和探索具有深遠(yuǎn)的意義。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種能夠提升金屬銅與鎳硅化合物接觸熱穩(wěn)定性的疊層接觸結(jié)構(gòu)。本發(fā)明提出的疊層接觸結(jié)構(gòu)，為依次迭合的兩層薄膜結(jié)構(gòu)；第一層薄膜，采用鉭 (Ta)材料，第二層薄膜，采用氮化鉭(TaN)材料，作為銅的擴(kuò)散阻擋層；其中，第一層的鉭材料與鎳硅化合物以及介質(zhì)層直接接觸，第二層的氮化鉭(TaN)材料與銅金屬直接接觸。該疊層接觸結(jié)構(gòu)具體可描述為Cu/TaN/Ta/NiSi。本發(fā)明提出的疊層接觸結(jié)構(gòu)，還可以是依次迭合的三層薄膜結(jié)構(gòu)，即在上述兩層薄膜的基礎(chǔ)上再有一層鉭(Ta)材料，作為第三層薄膜；這時(shí)，該第三層的鉭材料與銅金屬直接接觸。該疊層接觸結(jié)構(gòu)具體可描述為Cu/Ta/TaN/Ta/NiSi。
本發(fā)明提出的能夠提升金屬銅與鎳硅化合物接觸熱穩(wěn)定性的疊層接觸結(jié)構(gòu)，其核心在于第一層鉭與鎳硅化合物的直接接觸可以提高鎳硅化合物的熱穩(wěn)定性，第二層擴(kuò)散阻擋層氮化鉭可以良好地阻擋銅的擴(kuò)散，而可選的第三層鉭則可以提高與金屬銅的粘附特性。因此，該疊層結(jié)構(gòu)可以很好地提高銅與鎳硅化合物接觸的穩(wěn)定性，也可以起到良好地阻止銅金屬擴(kuò)散的作用。本發(fā)明提出的疊層接觸結(jié)構(gòu)的制備方法，具體步驟為
1、基于已經(jīng)完成CMOS全部前道器件工藝、需要進(jìn)行第一層金屬互連的CMOS樣品。已完成了通孔的刻蝕，通孔線寬50rniT5Um，預(yù)備進(jìn)行通孔的填充，通孔下部為裸露的(源/漏/ 柵)鎳硅化合物，通孔側(cè)面一般為常用的磷硅玻璃或硼磷硅玻璃；
2、利用PVD技術(shù)在通孔中淀積鉭材料作為第一層；
3、利用PVD技術(shù)在通孔中淀積氮化鉭材料作為第二層；
4、利用PVD技術(shù)在通孔中淀積鉭材料作為第三層(根據(jù)Cu/Ta/TaN/NiSi與Cu/TaN/Ta/ NiSi兩種疊層結(jié)構(gòu)設(shè)計(jì)的不同，該步工藝為可選步驟)；
5、利用PVD技術(shù)在通孔中淀積銅籽晶層；
6、利用電鍍技術(shù)在通孔中填充金屬銅。
本發(fā)明方法中，第一層擴(kuò)散阻擋層采用的鉭材料厚度為廣IOnm ；
本發(fā)明方法中，第二層擴(kuò)散阻擋層采用的氮化鉭材料厚度3 10nm ；
本發(fā)明方法中，第三層擴(kuò)散阻擋層采用的鉭材料厚度為廣lOnm，該層為可選層。實(shí)驗(yàn)表明，由鉭作為第一層擴(kuò)散阻擋層與鎳硅化合物直接接觸，能使鎳硅化合物在50(T60(TC高溫情況下仍保持穩(wěn)定的結(jié)構(gòu)特性。氮化鉭作為傳統(tǒng)的銅擴(kuò)散阻擋層材料，可以起到良好地阻止銅擴(kuò)散的作用。鉭作為傳統(tǒng)的粘附層材料，可以提高銅與擴(kuò)散阻擋層的粘附性。因此該疊層結(jié)構(gòu)能夠作為良好的銅與鎳硅化合物的接觸結(jié)構(gòu)。


圖1一圖5為工藝流程的示意圖(側(cè)視圖)。其中，圖5為最后工藝步驟形成的器件側(cè)視圖。圖中標(biāo)號(hào)1為NiSi，2為介質(zhì)層，如SiO2, 3為磷硅玻璃或硼磷硅玻璃，4為T(mén)a，5為 TaN, 6 為 Ta, 7 為 Cu。
具體實(shí)施例方式下面通過(guò)具體工藝步驟來(lái)進(jìn)一步描述本發(fā)明
1、采用已完成標(biāo)準(zhǔn)CMOS前端器件工藝、需要進(jìn)行第一層互連通孔填充的CMOS樣品。樣品已完成通孔的刻蝕，通孔線寬500nm，通孔下部為裸露的(源/漏/柵)鎳硅化合物，通孔側(cè)面一般為常用的磷硅玻璃或硼磷硅玻璃，如圖1所示；
2、利用真空PVD技術(shù)在通孔內(nèi)淀積Ta，真空度10_5Pa，淀積功率150W，淀積時(shí)間200s。 薄膜厚度3nm，如圖2所示；
3、利用PVD技術(shù)在N2和Ar氣氛中濺射Ta從而淀積TaN，工作氣壓0.42Pa, N2與Ar體積比為3:17,淀積功率150W,淀積時(shí)間300s。薄膜厚度5nm,如圖3所示；
4、(該步驟為可選步驟)利用真空PVD技術(shù)在通孔內(nèi)淀積Ta，真空度10_5Pa，淀積功率 150W，淀積時(shí)間200s。薄膜厚度3nm,如圖4所示；
5、利用真空PVD技術(shù)，淀積5nm籽銅層，繼而利用電鍍技術(shù) 在通孔中填充金屬銅，浸酸后開(kāi)始銅的電鍍，電鍍?nèi)芤褐蠧uSO4 · 5H20濃度80g/L，H2SO4濃度200g/L，CF濃度50ml/L， 采用GT-100添加劑，槽液溫度25°C，電鍍時(shí)間2min。銅充滿通孔，如圖5所示。
權(quán)利要求
1.一種金屬銅與鎳硅化合物的疊層接觸結(jié)結(jié)構(gòu)，其特征在于包括下述第一、第二層薄膜依次迭合的兩層薄膜結(jié)構(gòu)，或者下述第一、第二、第三層薄膜依次迭合的三層薄膜結(jié)構(gòu)； 其中，第一層薄膜采用鉭(Ta)材料，第二層薄膜采用氮化鉭(TaN)材料，是銅(Cu)的擴(kuò)散阻擋層，第三層采用鉭(Ta)材料；第一層的鉭材料與鎳硅化合物以及介質(zhì)層直接接觸；該疊層觸結(jié)結(jié)構(gòu)記為或者Cu/TaN/Ta/NiSi或者Cu/Ta/TaN/Ta/NiSi。
2.一種金屬銅與鎳硅化合物的疊層接觸結(jié)構(gòu)的制備方法，其特征在于具體步驟為(1)、提供已經(jīng)完成CMOS前段器件工藝、需要進(jìn)行第一層互連通孔填充的CMOS樣品，該樣品已完成通孔的刻蝕，預(yù)備進(jìn)行通孔的填充，通孔下部為裸露的鎳硅化合物，通孔側(cè)面為磷硅玻璃或硼磷硅玻璃；(2)、利用PVD技術(shù)在通孔中淀積鉭，作為第一層擴(kuò)散阻擋層；該鉭層直接與鎳硅化合物接觸；(3)、利用PVD技術(shù)在通孔中淀積氮化鉭，作為第二層擴(kuò)散阻擋層；(4)、利用PVD技術(shù)在通孔中淀積銅籽晶層；(5)、利用電鍍技術(shù)在通孔中填充金屬銅。
3.根據(jù)權(quán)利要求2所述的制備方法，其特征在于在步驟(3)之后、步驟(4)之前，利用 PVD技術(shù)在通孔中淀積鉭，作為第三層擴(kuò)散阻擋層。
4.根據(jù)權(quán)利要求2或3所述的制備方法，其特征在于步驟(2)中所述的鉭層厚度為 1 IOnm0
5.根據(jù)權(quán)利要求2或3所述的制備方法，其特征在于步驟(3)中所述的氮化鉭層厚度為3 IOnm0
6.根據(jù)權(quán)利要求3所述的制備方法，其特征在于所述的作為第三層擴(kuò)散阻擋層的鉭層厚度為廣10nm。
全文摘要
本發(fā)明屬于微電子技術(shù)領(lǐng)域，具體涉及一種提升銅與鎳硅化合物直接接觸熱穩(wěn)定性的疊層接觸結(jié)構(gòu)。因?yàn)殂~的導(dǎo)電性比鎢好，因此在集成電路芯片第一層互連線與晶體管源、漏、柵極所用的鎳硅化合物電極間可以利用銅塞替代傳統(tǒng)鎢塞。本發(fā)明具體采用銅/鉭/氮化鉭/鉭/鎳硅化合物，或者銅/氮化鉭/鉭/鎳硅化合物的接觸結(jié)構(gòu)。實(shí)驗(yàn)證實(shí)，鉭與鎳硅化合物的直接接觸可以很好地提升鎳硅化合物的熱穩(wěn)定性，而氮化鉭可以有效地阻止銅的擴(kuò)散，故而該疊層結(jié)構(gòu)可以很好地提高銅與鎳硅化合物接觸的熱穩(wěn)定性，進(jìn)而提高器件可靠性，具有良好的應(yīng)用前景。
文檔編號(hào)H01L21/768GK102184912SQ20111009668
公開(kāi)日2011年9月14日 申請(qǐng)日期2011年4月18日 優(yōu)先權(quán)日2011年4月18日
發(fā)明者于浩, 屈新萍, 張衛(wèi), 李炳宗, 茹國(guó)平, 蔣玉龍, 謝琦 申請(qǐng)人:復(fù)旦大學(xué)