本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種半導(dǎo)體器件的制造方法和測試電路。

背景技術(shù)：

靜電和靜電放電在日常生活中無處不見，但對于電子器件而言，一次人體無法察覺的輕微放電就可能導(dǎo)致電子器件嚴(yán)重?fù)p傷或失靈，或者，當(dāng)電子器件單獨(dú)放置或裝入電路模塊時(shí)，即使沒有加電，靜電也可能造成器件的永久性損壞。因此現(xiàn)有的電子器件中，對靜電放電敏感的元件，如集成電路和晶體管等，均帶有靜電防護(hù)(Electron Static Discharge，ESD)設(shè)計(jì)。

以N型MOSFET(金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管)為例，參考圖1a所示，為現(xiàn)有技術(shù)提供的一種帶有ESD的NMOSFET的剖視圖。如圖所示，該NMOSFET包括N型半導(dǎo)體襯底11、P型體區(qū)12、N型摻雜區(qū)13、柵氧化層14、多晶硅15、場氧化層16、在多晶硅材料中摻雜有N型材料形成N型半導(dǎo)體17以及在多晶硅材料中摻雜有P型材料形成P型半導(dǎo)體18以組成的ESD、介質(zhì)層19、接觸孔20、金屬層形成的金屬引出21。其中，場氧化層16上的ESD是通過離子注入等方法摻雜多晶硅材料形成的，并且ESD通過兩個(gè)接觸孔20引出，ESD的金屬引出與NMOSFET的源極的金屬引出21為金屬互連結(jié)構(gòu)、還與柵極的金屬引出21為金屬互連結(jié)構(gòu)，形成金屬層時(shí)金屬填充接觸孔20。其中ESD等效為至少一對正向串聯(lián)的二極管對，且該ESD并聯(lián)在柵極G和源 極S之間。

參考圖1b所示，為現(xiàn)有技術(shù)提供的帶有ESD的NMOSFET的等效電路圖，其中，該帶有ESD的NMOSFET電路圖為圖1a所示的NMOSFET的等效電路圖。該電路包括NMOSFET30和ESD40，其中，NMOSFET30的柵極G和源極S之間通過一個(gè)電阻Rg連接，源極S和漏極D之間通過一個(gè)二極管D0連接，ESD40等效為至少一對正向串聯(lián)的二極管對D1和D2，且該ESD40并聯(lián)于NMOSFET30的柵極G和源極S之間。

測試現(xiàn)有的帶ESD的NMOSFET時(shí)，以測試漏電流Igss為例，在柵極G和源極S之間加電壓，由于NMOSFET具有ESD40，因此電流會通過二極管D1和D2，使得對漏電流Igss產(chǎn)生影響，因此測試出的柵極G端的漏電流Igss為帶有ESD40的NMOSFET30的漏電流，可能不是NMOSFET30真實(shí)的柵極G端的漏電流Igss。

因此在測試帶有ESD的MOSFET時(shí)，測試出的電參數(shù)均會受到ESD的影響。不能確定測試出的電參數(shù)是否為真實(shí)的MOSFET的電參數(shù)，從而影響技術(shù)人員對整個(gè)器件性能的判斷。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種半導(dǎo)體器件的制造方法和測試電路，以解決現(xiàn)有技術(shù)中晶體管的電參數(shù)受ESD影響的問題。

第一方面，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：

提供具有有源區(qū)和非有源區(qū)的半導(dǎo)體基底；

在所述半導(dǎo)體基底的有源區(qū)形成源極、柵極和漏極；

在所述半導(dǎo)體基底的非有源區(qū)表面形成場氧化層；

在所述場氧化層的表面形成至少一對PN結(jié)結(jié)構(gòu)和第一多晶硅結(jié)構(gòu)，其中，所述至少一對PN結(jié)結(jié)構(gòu)作為靜電防護(hù)單元，所述第一多晶硅結(jié)構(gòu)作為多晶硅熔線；

在所述靜電防護(hù)單元、所述多晶硅熔線和所述有源區(qū)上形成介質(zhì)層并在所述介質(zhì)層中制作多個(gè)接觸孔；

金屬填充所述多個(gè)接觸孔，并制作所述靜電防護(hù)單元、所述多晶硅熔線和所述有源區(qū)的源極、柵極和漏極的金屬互連，其中，所述靜電防護(hù)單元和所述多晶硅熔線相互串聯(lián)后再并聯(lián)于所述源極和所述柵極之間。

進(jìn)一步地，通過多晶硅氧化工藝在所述半導(dǎo)體基底的非有源區(qū)表面形成場氧化層。

進(jìn)一步地，所述至少一對PN結(jié)結(jié)構(gòu)為反向串聯(lián)的PN結(jié)結(jié)構(gòu)；或者，所述至少一對PN結(jié)結(jié)構(gòu)為正向串聯(lián)的PN結(jié)結(jié)構(gòu)。

第二方面，本發(fā)明提供一種半導(dǎo)體器件，該半導(dǎo)體器件通過第一方面所述的制造方法制造，該半導(dǎo)體器件至少包括：

具有有源區(qū)和非有源區(qū)的半導(dǎo)體基底，形成在所述半導(dǎo)體基底有源區(qū)的源極、柵極和漏極，形成在所述半導(dǎo)體基底非有源區(qū)表面的場氧化層，形成在所述場氧化層表面的靜電防護(hù)單元和多晶硅熔線，介質(zhì)層和形成在所述介質(zhì)層中的多個(gè)接觸孔，金屬填充所述接觸孔并制作形成的所述靜電防護(hù)單元、所述多晶硅熔線、所述有源區(qū)的柵極、源極和漏極的金屬互連；

所述靜電防護(hù)單元和所述多晶硅熔線相互串聯(lián)后再并聯(lián)于所述源極和所述柵極之間。

第三方面，本發(fā)明提供一種半導(dǎo)體器件測試電路，用于測試第二方面所述的半導(dǎo)體器件，該半導(dǎo)體器件包括：由柵極、源極和漏極組成的晶體管，靜電防護(hù)單元和多晶硅熔線；

該測試電路中，所述多晶硅熔線的第一端連接所述晶體管的柵極，所述靜電防護(hù)單元的第一端連接所述晶體管的源極，所述多晶硅熔線的第二端和所述靜電防護(hù)單元的第二端連接；

測試所述晶體管的柵極、源極和漏極之間的電性能，以得到具有所述靜電防護(hù)單元的晶體管的電參數(shù)；

斷開所述多晶硅熔線，測試所述晶體管的柵極、源極和漏極之間的電性能，以得到所述晶體管的電參數(shù)；

斷開所述多晶硅熔線，測試所述靜電防護(hù)單元的電性能，以得到所述靜電防護(hù)單元的電參數(shù)。

進(jìn)一步地，斷開所述多晶硅熔線的具體執(zhí)行過程為：在所述多晶硅熔線的第一端和所述多晶硅熔線的第二端上施加閾值熔斷電壓以熔斷所述多晶硅熔線。

本發(fā)明提供的一種半導(dǎo)體器件的制造方法和測試電路，在半導(dǎo)體基底的有源區(qū)表面形成場氧化層，在場氧化層的表面形成靜電防護(hù)單元和多晶硅熔線，形成介質(zhì)層和接觸孔并通過金屬填充接觸孔以制作靜電防護(hù)單元、多晶硅熔線和有源區(qū)的源極、柵極和漏極間的金屬互連，使得靜電防護(hù)單元和多晶硅熔線相互串聯(lián)后再并聯(lián)于源極和柵極之間。本發(fā)明實(shí)現(xiàn)了對帶有ESD的晶體管的電性能測試，以及在斷開多晶硅熔線后分別實(shí)現(xiàn)對晶體管的電性能測試和ESD的電性能測試，從而排除ESD對晶體管的電性能測試的影響，能夠測試出不受 ESD影響的晶體管的電參數(shù)，有效檢測了半導(dǎo)體器件中晶體管的真實(shí)電參數(shù)和ESD的電參數(shù)。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖做一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1a為現(xiàn)有技術(shù)提供的一種帶有ESD的NMOSFET的剖視圖；

圖1b為現(xiàn)有技術(shù)提供的帶有ESD的NMOSFET的等效電路圖；

圖2a是本發(fā)明實(shí)施例一提供的一種半導(dǎo)體器件制造方法的流程圖；

圖2b是本發(fā)明實(shí)施例一提供的一種半導(dǎo)體器件的結(jié)構(gòu)圖；

圖3是本發(fā)明實(shí)施例二提供的一種半導(dǎo)體器件測試電路的示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，以下將參照本發(fā)明實(shí)施例中的附圖，通過實(shí)施方式清楚、完整地描述本發(fā)明的技術(shù)方案，顯然，所描述的實(shí)施例是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

參考圖2a所示，為本發(fā)明實(shí)施例一提供的一種半導(dǎo)體器件制造方法的流程圖，為了更清楚的說明圖2a，在此參考圖2b，為本發(fā)明實(shí)施例一提供的一種半 導(dǎo)體器件的結(jié)構(gòu)圖。本實(shí)施例的技術(shù)方案適用于對半導(dǎo)體器件的電參數(shù)進(jìn)行測試的情況。該半導(dǎo)體器件可以為場效應(yīng)晶體管。

如圖2a所示，該制造方法包括：

步驟110、提供具有有源區(qū)和非有源區(qū)的半導(dǎo)體基底。

在半導(dǎo)體器件中，將制作源極、漏極和柵極的區(qū)域稱為有源區(qū)，其余的區(qū)域稱為非有源區(qū)，在實(shí)際生產(chǎn)過程中，柵極可能是溝槽狀，也可能是平面狀，那么對于柵極為溝槽狀的半導(dǎo)體器件而言，也可稱其有源區(qū)為溝槽區(qū)，其非有源區(qū)為非溝槽區(qū)。在本實(shí)施例中，以柵極為溝槽狀的溝槽型場效應(yīng)晶體管的結(jié)構(gòu)為例進(jìn)行描述。

本實(shí)施例中半導(dǎo)體基底包括半導(dǎo)體襯底111，半導(dǎo)體基底的有源區(qū)包括在半導(dǎo)體襯底111上形成的體區(qū)112，在體區(qū)112上局部摻雜形成的摻雜區(qū)113。

步驟120、在半導(dǎo)體基底的有源區(qū)形成源極、柵極和漏極。

在半導(dǎo)體基底的有源區(qū)，在體區(qū)112中形成若干個(gè)內(nèi)壁生長有柵氧化層114的溝槽，在溝槽內(nèi)填充多晶硅115以形成的槽柵116、且槽柵116的底部延伸至半導(dǎo)體襯底111中。具體在體區(qū)112的局部摻雜的摻雜區(qū)113區(qū)域形成第一槽柵116a，在體區(qū)112的非局部摻雜區(qū)域形成第二槽柵116b。由此在半導(dǎo)體基底的有源區(qū)形成源極、柵極和漏極。

需要說明的是，上述制造工藝中可通過離子注入等摻雜方法在半導(dǎo)體襯底111的溝槽區(qū)形成體區(qū)112和摻雜區(qū)113；通過刻蝕工藝在溝槽區(qū)形成若干個(gè)溝槽，并通過多晶硅氧化工藝在溝槽內(nèi)壁形成柵氧化層114；在內(nèi)壁生長有柵氧化層114的溝槽內(nèi)淀積多晶硅115以形成槽柵116。由此形成柵極、源極和漏極，并刻蝕半導(dǎo)體基底的表面使其平坦化，該半導(dǎo)體基底包括有源區(qū)和非有源 區(qū)。半導(dǎo)體基底的制備方法并不局限于上述工藝，還可通過其他工藝形成，在此不做詳述。

需要說明的是，當(dāng)該半導(dǎo)體器件為NMOSFET晶體管時(shí)，半導(dǎo)體襯底111的材料為在多晶硅材料中輕摻雜形成的N型襯底，體區(qū)112的材料為在多晶硅材料中P型摻雜形成的P型體區(qū)，摻雜區(qū)113的材料為在多晶硅材料中N型摻雜形成的N型摻雜區(qū)?；蛘撸?dāng)該半導(dǎo)體器件為PMOSFET晶體管時(shí)，半導(dǎo)體襯底111的材料為在多晶硅材料中輕摻雜形成的P型襯底，體區(qū)112的材料為在多晶硅材料中N型摻雜形成的N型體區(qū)，摻雜區(qū)113的材料為在多晶硅材料中P型摻雜形成的P型摻雜區(qū)。

步驟130、在半導(dǎo)體基底的非有源區(qū)表面形成場氧化層。

已知半導(dǎo)體基底包括有源區(qū)和非有源區(qū)，在半導(dǎo)體基底的非有源區(qū)表面形成場氧化層117，即本實(shí)施例中在半導(dǎo)體基底的非溝槽區(qū)表面形成場氧化層117?？蛇x通過多晶硅氧化工藝在半導(dǎo)體基底的非有源區(qū)表面形成場氧化層117，還可通過其他工藝形成場氧化層117，具體工藝不再列舉。其中，柵氧化層114和場氧化層117均為二氧化硅材料。

步驟140、在場氧化層的表面形成至少一對PN結(jié)結(jié)構(gòu)和第一多晶硅結(jié)構(gòu)，其中，至少一對PN結(jié)結(jié)構(gòu)作為靜電防護(hù)單元，第一多晶硅結(jié)構(gòu)作為多晶硅熔線。

如上所述，在場氧化層117的表面形成一層第一多晶硅層后，可通過刻蝕工藝形成第一多晶硅結(jié)構(gòu)和第二多晶硅結(jié)構(gòu)。對該第二多晶硅結(jié)構(gòu)進(jìn)行N型摻雜和P型摻雜，即在第二多晶硅結(jié)構(gòu)的多晶硅材料中摻雜N型材料和P型材料以形成至少一對PN結(jié)結(jié)構(gòu)，該至少一對PN結(jié)結(jié)構(gòu)作為ESD。

如圖2b所述，ESD包括多晶硅P型摻雜區(qū)118和多晶硅N型摻雜區(qū)119，多晶硅P型摻雜區(qū)118摻雜了P型材料以形成P型半導(dǎo)體材料，多晶硅N型摻雜區(qū)119摻雜了N型材料以形成N型半導(dǎo)體材料。則ESD由至少一對PN結(jié)結(jié)構(gòu)組成，該至少一對PN結(jié)結(jié)構(gòu)等效為至少一對反向串聯(lián)的PN結(jié)結(jié)構(gòu)。

由此可知，作為ESD的至少一對PN結(jié)結(jié)構(gòu)可選為反向串聯(lián)的PN結(jié)結(jié)構(gòu)。需要說明的是，作為ESD的至少一對PN結(jié)結(jié)構(gòu)還可選為正向串聯(lián)的PN結(jié)結(jié)構(gòu)。由于二極管的結(jié)構(gòu)為PN結(jié)，則至少一對反向串聯(lián)的PN結(jié)結(jié)構(gòu)可等效為至少一對反向串聯(lián)的二極管對；或者，至少一對正向串聯(lián)的PN結(jié)結(jié)構(gòu)可等效為至少一對正向串聯(lián)的二極管對。由此可知，ESD由至少一對反向串聯(lián)的二極管對組成或者由至少一對正向串聯(lián)的二極管對組成。

在本實(shí)施例中第一多晶硅結(jié)構(gòu)不摻雜以作為多晶硅熔線121，在該多晶硅熔線121的兩端施加一定的電壓時(shí)，則多晶硅熔線121上有大電流通過會導(dǎo)致該多晶硅熔線121斷路，在此可將使多晶硅熔線121斷路的最小電壓值稱為多晶硅閾值熔斷電壓。在其他實(shí)施例中，還可選在第一多晶硅結(jié)構(gòu)中摻雜N型材料和/或P型材料以形成多晶硅熔線121，在摻雜后形成的多晶硅熔線121上施加大電壓以熔斷該多晶硅熔線121。摻雜N/P型材料的多晶硅熔線121，不摻雜的多晶硅熔線121，形狀尺寸不同的多晶硅熔線121等等，其多晶硅閾值熔斷電壓不同。

步驟150、在靜電防護(hù)單元、多晶硅熔線和有源區(qū)上形成介質(zhì)層并在介質(zhì)層中制造多個(gè)接觸孔。

在ESD、多晶硅熔線121和有源區(qū)上形成介質(zhì)層122，回刻半導(dǎo)體基底有源區(qū)上對應(yīng)的介質(zhì)層122部分，使半導(dǎo)體基底有源區(qū)上的介質(zhì)層122上表面低 于半導(dǎo)體基底非有源區(qū)上的介質(zhì)層122上表面。該介質(zhì)層122可選為二氧化硅或碳化硅等絕緣材料。

在半導(dǎo)體基底的有源區(qū)，在位于摻雜區(qū)113范圍內(nèi)的兩個(gè)第一槽柵116a之間形成一個(gè)接觸孔123a，該接觸孔123a的底部延伸至體區(qū)112中。若在該接觸孔123a內(nèi)填充導(dǎo)電材料，則該接觸孔123a用于將半導(dǎo)體基底有源區(qū)的源漏摻雜區(qū)113引出，即接觸孔123a用于引出源極或漏極。在本實(shí)施例中以引出源極S為例描述，則需要說明的是圖2b未示出部分源漏摻雜區(qū)113內(nèi)還形成有漏極D的接觸孔。

在體區(qū)112的非局部摻雜區(qū)域的第二槽柵116b對應(yīng)區(qū)域形成一個(gè)接觸孔123b，該接觸孔123b的底部延伸至該第二槽柵116b的多晶硅115中。若在該接觸孔123b內(nèi)填充導(dǎo)電材料，則該接觸孔123b用于將半導(dǎo)體基底有源區(qū)的柵極引出，即接觸孔123b用于引出柵極。

在半導(dǎo)體基底的非有源區(qū)的ESD處，在ESD兩端形成接觸孔123c和接觸孔123d，接觸孔123c和接觸孔123d的底部分別延伸至ESD的多晶硅P型摻雜區(qū)118內(nèi)。若在接觸孔123c和接觸孔123d內(nèi)填充導(dǎo)電材料，則接觸孔123c和接觸孔123d用于將ESD的兩端分別引出，該ESD可與晶體管連接。

在半導(dǎo)體基底的非有源區(qū)的多晶硅熔線121處，在多晶硅熔線121的兩端形成接觸孔123e和接觸孔123f，該接觸孔123e和接觸孔123f的底部延伸至多晶硅熔線121內(nèi)。若在該接觸孔123e和接觸孔123f內(nèi)填充導(dǎo)電材料，則接觸孔123e和接觸孔123f用于將多晶硅熔線121的兩端分別引出，該多晶硅熔線121可與晶體管連接。

如上所述，介質(zhì)層122形成在有源區(qū)和非有源區(qū)上，四個(gè)接觸孔123c、接 觸孔123d、接觸孔123e和接觸孔123f形成在半導(dǎo)體基底的非有源區(qū)，在填充導(dǎo)電材料后用于引出多晶硅熔線121和ESD。兩個(gè)接觸孔123a和接觸孔123b形成在半導(dǎo)體基底的有源區(qū)，在填充導(dǎo)電材料后用于引出晶體管的源極和柵極，以及還有至少一個(gè)接觸孔在填充導(dǎo)電材料后用于引出漏極。

步驟160、金屬填充多個(gè)接觸孔，并制作靜電防護(hù)單元、多晶硅熔線和有源區(qū)的源極、柵極和漏極的金屬互連，其中，靜電防護(hù)單元和多晶硅熔線相互串聯(lián)后再并聯(lián)于源極和柵極之間。

具體地，形成金屬層以金屬填充多個(gè)接觸孔，并制作有源區(qū)源極的金屬引出124a、漏極的金屬引出(未在圖2b示)、柵極的金屬引出124b、ESD的金屬引出124c和124d、多晶硅熔線121的金屬引出124d和124e。

其中，源極的金屬引出124a與ESD的金屬引出124c在結(jié)構(gòu)上直接制作為金屬互連結(jié)構(gòu)，多晶硅熔線121的金屬引出124e與柵極的金屬引出124b在結(jié)構(gòu)上直接制作為金屬互連結(jié)構(gòu)。ESD和多晶硅熔線121通過金屬引出124d相互串聯(lián)，ESD還通過金屬引出124c/124a與源極互連，多晶硅熔線121還通過金屬引出124b/124e與柵極互連。從而實(shí)現(xiàn)ESD和多晶硅熔線121相互串聯(lián)后再并聯(lián)于源極和柵極之間。在此可設(shè)置串聯(lián)ESD和多晶硅熔線121的金屬引出124d為金屬引腳F。

綜上所述，等效地多晶硅熔線121的一端通過金屬引腳F與ESD的一端連接，多晶硅熔線121的另一端連接至柵極，ESD的另一端連接至源極。多晶硅熔線121和ESD相互串聯(lián)后再并聯(lián)于源極和柵極之間。

已知上述半導(dǎo)體器件形成了晶體管，同時(shí)還形成了多晶硅熔線121和ESD。其中，串聯(lián)的多晶硅熔線121和ESD還并聯(lián)在晶體管的柵極G和源極S之間， 因此上述制造方法形成的半導(dǎo)體器件為帶有ESD和多晶硅熔線121的晶體管。

參考圖2(b)所示，為本發(fā)明實(shí)施例一提供的一種半導(dǎo)體器件的結(jié)構(gòu)圖。該半導(dǎo)體器件通過上述制造方法制造。

該半導(dǎo)體器件至少包括具有有源區(qū)和非有源區(qū)的半導(dǎo)體基底，形成在半導(dǎo)體基底有源區(qū)的源極、柵極和漏極，形成在半導(dǎo)體基底非有源區(qū)表面的場氧化層117，形成在場氧化層117表面的靜電防護(hù)單元ESD和多晶硅熔線121，介質(zhì)層122和形成在介質(zhì)層122中的多個(gè)接觸孔，金屬填充多個(gè)接觸孔并制作形成的ESD、多晶硅熔線121、有源區(qū)的柵極、源極和漏極的金屬互連，其中，ESD和多晶硅熔線121相互串聯(lián)后再并聯(lián)于源極和柵極之間，接觸孔至少包括接觸孔123a、接觸孔123b、接觸孔123c、接觸孔123d、接觸孔123e和接觸孔123f、以及未示出的引出漏極的接觸孔。

其中，多晶硅熔線121的一端通過非有源區(qū)的第一個(gè)接觸孔123e連接至金屬引腳F，多晶硅熔線121的另一端通過非有源區(qū)的第二個(gè)接觸孔123f連接至金屬引出124e；ESD的一端通過非有源區(qū)的第三個(gè)接觸孔123d連接至金屬引腳F，ESD的另一端通過非有源區(qū)的第四個(gè)接觸孔123c連接至金屬引出124c。金屬引出124a引出源極、金屬引出124b引出柵極，其中，金屬引出124a和金屬引出124c制作為金屬互連結(jié)構(gòu)，金屬引出124b和金屬引出124e制作為金屬互連結(jié)構(gòu)。

綜上所述，半導(dǎo)體器件中包括源極S、柵極G和漏極D組成的晶體管，還包括ESD、多晶硅熔線121，其中多晶硅熔線121連接在柵極G和金屬引腳F之間，ESD連接在源極S和金屬引腳F之間，ESD和多晶硅熔線121串聯(lián)，ESD和多晶硅熔線121相互串聯(lián)后再并聯(lián)于源極和柵極之間。

該半導(dǎo)體的測試過程為：首先，直接測試晶體管的柵極G、源極S和漏極D之間的電性能，得到第一電參數(shù)，則該第一電參數(shù)為帶有ESD的晶體管的電參數(shù)；

其次，在多晶硅熔線121兩端施加大于或等于多晶硅閾值熔斷電壓的電壓，該電壓使多晶硅熔線121被熔斷，由于多晶硅熔線121與ESD串聯(lián)，因此當(dāng)多晶硅熔線121被熔斷后，ESD與晶體管源極S斷開連接，即ESD未并聯(lián)在晶體管的柵極G和源極S之間，再次測試晶體管的柵極G、源極S和漏極D之間的電性能，得到第二電參數(shù)，則該第二電參數(shù)為晶體管的電參數(shù)，不受ESD的影響；

最后，多晶硅熔線121斷開后，測量ESD兩端的電性能，得到第三電參數(shù)，則該第三電參數(shù)為ESD的電參數(shù)。

電參數(shù)可以包括晶體管的導(dǎo)通電壓、擊穿電壓、漏極電流、電導(dǎo)率等等。

綜上所述，本實(shí)施例提供的一種半導(dǎo)體器件和其制造方法，在半導(dǎo)體基底的有源區(qū)表面形成場氧化層，在場氧化層的表面形成靜電防護(hù)單元和多晶硅熔線，形成介質(zhì)層和接觸孔并通過金屬填充接觸孔以制作靜電防護(hù)單元、多晶硅熔線和有源區(qū)的源極、柵極和漏極間的金屬互連，使得靜電防護(hù)單元和多晶硅熔線相互串聯(lián)后再并聯(lián)于源極和柵極之間。本實(shí)施例實(shí)現(xiàn)了對帶有ESD的晶體管的電性能測試，以及在斷開多晶硅熔線后看分別實(shí)現(xiàn)對晶體管的電性能測試和ESD的電性能測試，從而排除ESD對晶體管的電性能測試的影響，能夠測試出不受ESD影響的晶體管的電參數(shù)，有效檢測了半導(dǎo)體器件中晶體管的真實(shí)電參數(shù)和ESD的電參數(shù)。

基于上述實(shí)施例，本發(fā)明實(shí)施例二還提供一種半導(dǎo)體器件測試電路。該測試電路可用于測試上述實(shí)施例一提供的半導(dǎo)體器件。

參考圖3所示，為本發(fā)明實(shí)施例二提供的一種半導(dǎo)體器件測試電路的示意圖。該半導(dǎo)體器件為實(shí)施例一提供的半導(dǎo)體器件，該測試電路為實(shí)施例一提供的半導(dǎo)體器件的等效電路圖，可用于測試半導(dǎo)體器件中的晶體管、ESD和帶有ESD的晶體管的電性能。其中以N型半導(dǎo)體器件為例進(jìn)行描述，則晶體管為N型晶體管。

如圖3所示，該半導(dǎo)體器件包括：由柵極G、源極S和漏極D組成的晶體管210、ESD220和多晶硅熔線230，還包括串聯(lián)ESD220和多晶硅熔線230的金屬引腳F。

可選地，該ESD220為一對反向串聯(lián)的二極管對，該二極管對由二極管D3和二極管D4組成，其中二極管D3的正極和二極管D4的正極互連，二極管D3的負(fù)極連接金屬引腳F，二極管D4的負(fù)極連接晶體管源極S。

該測試電路中，多晶硅熔線230的第二端和ESD220的第二端連接，具體通過金屬引腳F串聯(lián)。多晶硅熔線230的第一端連接晶體管的柵極G，ESD220的第一端連接晶體管的源極S，以并聯(lián)在源極S和柵極G之間。從而使得ESD220和多晶硅熔線230相互串聯(lián)后再并聯(lián)于源極S和柵極G之間。

如上所述，多晶硅熔線230借助金屬引腳F與ESD220串聯(lián)，然后再并聯(lián)于晶體管柵極G和源極S之間。測試晶體管210的柵極G、源極S和漏極D之間的電性能，所得到的所有電參數(shù)均為帶有ESD220的晶體管210的電參數(shù)，因此，此時(shí)測試出的帶有ESD220的晶體管210的電參數(shù)并非真實(shí)的晶體管210的電參數(shù)。

當(dāng)給晶體管的柵極G和金屬引腳F上施加超過多晶硅閾值熔斷電壓的電壓時(shí)，多晶體熔線230在高電壓的影響下熔斷。由于多晶硅熔線230與ESD220相互串聯(lián)后再并聯(lián)于晶體管的柵極G和源極S之間，因此，多晶硅熔線230斷開后，則ESD220與柵極G斷開連接，即ESD220未連接到晶體管中。由此可知，斷開多晶硅熔線230后，測試晶體管的柵極G、源極S和漏極D之間的電性能，得到晶體管的電參數(shù)，該電參數(shù)為晶體管的電參數(shù)，不受ESD的影響。

當(dāng)斷開多晶硅熔線230后，還可以直接測試ESD的第二端和晶體管源極S之間的電性能，即在金屬引腳F和晶體管源極S之間施加電壓或電流，以得到ESD220的電參數(shù)。

本實(shí)施例提供的一種半導(dǎo)體器件測試電路，ESD220和多晶硅熔線230相互串聯(lián)后再并聯(lián)于晶體管的柵極G和源極S之間，在多晶硅熔線230正常連接在晶體管中時(shí)測試晶體管的柵、源、漏極之間的電性能，可得到帶有ESD220的晶體管的電參數(shù)。當(dāng)熔斷多晶硅熔線230時(shí)測試晶體管的柵、源、漏極之間的電性能可得到單一的晶體管的電參數(shù)，熔斷多晶硅熔線230時(shí)測試晶體管的源極S和金屬引腳F之間的電性能可得到ESD的電參數(shù)。本實(shí)施例有效檢測了半導(dǎo)體器件中晶體管的真實(shí)電參數(shù)和ESD的電參數(shù)。

注意，上述僅為本發(fā)明的較佳實(shí)施例及所運(yùn)用技術(shù)原理。本領(lǐng)域技術(shù)人員會理解，本發(fā)明不限于這里所述的特定實(shí)施例，對本領(lǐng)域技術(shù)人員來說能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會脫離本發(fā)明的保護(hù)范圍。因此，雖然通過以上實(shí)施例對本發(fā)明進(jìn)行了較為詳細(xì)的說明，但是本發(fā)明不僅僅限于以上實(shí)施例，在不脫離本發(fā)明構(gòu)思的情況下，還可以包括更多其他等效實(shí)施例， 而本發(fā)明的范圍由所附的權(quán)利要求范圍決定。